실리콘 포토닉스: 칩 상호 연결의 격차 해소

칩 제조 공정이 계속 축소됨에 따라 칩 성능에 대한 상호 연결의 영향이 점점 더 중요해지고 있습니다. 상호 연결은 마이크로 전자 장치 내에서 내부 "거리"와 "고속도로" 역할을 하며 트랜지스터, 저항기, 커패시터와 같은 구성 요소를 연결합니다. 칩이 작아짐에 따라 상호 연결은 더 미세해야 하지만 이러한 간격 감소는 회로 성능에 영향을 미치는 기생 효과로 이어질 수 있습니다. 알루미늄, 구리, 탄소 나노튜브와 같은 일반적인 상호 연결 재료는 물리적 한계에 직면합니다. 그러나 실리콘 광자공학은 해결책을 제공합니다.

Silicon Photonics는 데이터 전송을 위해 전자 반도체 신호 대신 레이저 빔을 사용하여 실리콘을 광학 매체로 활용합니다. 이는 실리콘 및 SOI(silicon-on-insulator) 기판을 기반으로 하며 기존 CMOS 프로세스를 사용하여 통합된 차세대 기술입니다. 주요 장점은 높은 전송 속도에 있으며 기존 전자 상호 연결보다 최대 100배 빠른 속도로 프로세서 코어 간에 데이터를 전송할 수 있다는 것입니다. 또한, 실리콘 포토닉스는 뛰어난 전력 효율을 달성해 유망한 반도체 기술로 자리매김하고 있습니다.

역사적으로 실리콘 포토닉스는 SOI 웨이퍼에서 개발되었지만 높은 비용과 다양한 포토닉 기능에 대한 제한으로 인해 대체 재료에 대한 탐색이 촉발되었습니다. 이제 연구원들은 훨씬 더 높은 성능을 달성하기 위해 LNO 필름, InP, BTO, 폴리머 및 플라즈마 재료와 같은 새로운 재료를 개발했습니다. 실리콘 포토닉스는 상호 연결 문제를 해결하고 반도체 기술을 발전시키는 데 큰 가능성을 갖고 있습니다.

실리콘을 광학 매체로 사용하는 포토닉스 시스템을 연구하고 응용하는 실리콘 포토닉스(Silicon Photonics)는 광통신의 발전에 힘입어 주류 기술이 되었습니다. 전자 제조 프로세스가 포토닉스를 직접 통합할 수 없다는 초기 직관에도 불구하고 최근 개발에서는 이러한 개념을 무시했습니다. 이제 이러한 기능을 포토닉스에 활용할 수 있게 된 것이 왜 다행인지 살펴보겠습니다.

실제로 직접 재사용은 간단하지 않습니다. 프로세스 수정 없이 포토닉스 기능을 기존 CMOS 또는 양극성 실리콘 웨이퍼에 통합하려는 시도로 인해 장치 성능이 저하되었습니다. 전자 공정은 전자 제품 제조에 맞춰져 있어 경쟁사의 포토닉스 제품에는 적합하지 않습니다. 가능하더라도 경제적 타당성은 의문이다. 실리콘 포토닉스 칩은 첨단 마이크로 전자공학(예: 90나노미터)에 비해 상대적으로 원시적인 처리 능력(약 16나노미터)이 필요합니다. 최첨단 마이크로 전자 도구를 사용하여 포토닉스를 구축하려는 시도는 비실용적이며 경제적으로 입증되지 않았습니다. 전자 회로용으로 설계된 통합 프로세스가 빛을 조작하는 구성 요소와 원활하게 일치할 것이라고 기대할 이유가 없습니다.

지난 50년 동안 실리콘은 전자 장치뿐만 아니라 포토닉스 부품에도 탁월한 소재임이 입증되었습니다. 더욱 놀랍게도 실리콘 포토닉스 커뮤니티는 CMOS 제조 인프라를 재사용하여 복잡한 포토닉 회로를 구성할 수 있는 프로세스를 개발했습니다. 트랜지스터 제조를 위한 전체 통합 프로세스가 직접 재사용되지는 않지만 모듈식 단계는 실리콘 포토닉스용으로 재배치되고 용도가 변경될 수 있습니다. 여러 조직에서 이 접근 방식의 타당성을 입증했습니다. 그들은 지난 XNUMX년 동안 실리콘 마이크로 전자공학에서 개발된 재료와 기술을 활용하여 광자 장치와 회로를 구축합니다. 주목할만한 점은 많은 노력이 단순히 별도의 시설에서 유사한 장비를 사용하는 것이 아니라는 것입니다. 그들은 기존의 CMOS 트랜지스터를 만드는데 사용된 것과 동일한 도구와 시설을 사용합니다. 그러나 이러한 시설 내에서 작업하려면 상당한 제약이 따릅니다. CMOS 공정과 호환되지 않는 검증되지 않은 재료는 금지되며 회로 설계는 도구의 손상이나 오염을 방지해야 합니다. 고급 CMOS 호환 제조 시설에서는 특히 최첨단 공정의 경우 마스크 세트 및 공정 개발 비용이 엄청나게 높을 수 있습니다.

이러한 과제에도 불구하고 현대식 CMOS 공장 건설에 대한 막대한 투자는 이제 실리콘 포토닉스에 직접적인 혜택을 줄 수 있습니다. 이는 대규모 생산을 위해 즉시 이용 가능하고 상업적으로 실행 가능한 경로를 열어줍니다. 성숙한 반도체 산업 인프라를 공유함으로써 실리콘 포토닉스는 점차 미래의 고속 데이터 통신, 컴퓨팅 및 감지 애플리케이션을 연결하는 중요한 브리지가 되고 있습니다.

실리콘 포토닉스의 진화

실리콘 포토닉스는 실리콘을 광학 매체로 활용하여 포토닉 시스템을 만드는 기술입니다. 그 역사는 1980년대 후반과 1990년대 초반으로 거슬러 올라가며 도중에 여러 차례 정차하고 출발했습니다. 그러나 이제는 상당한 잠재력을 지닌 주요 분야로 부상했습니다.

전통적인 통신 시스템에서는 다양한 구성 요소에 다양한 재료가 사용됩니다. 이러한 칩에는 광대역 전자 장치(예: 직렬 변환기 및 직병렬 변환기)용 RF CMOS 또는 양극 프로세스, 디지털 부품(예: 제어 회로)용 고도로 확장된 CMOS 또는 FPGA, 수동 소자용 유리 기반 확산 도파관과 같은 재료가 혼합되어 있는 경우가 많습니다. 소자, 변조기용 니오브산리튬(LiNbO₃), 레이저용 인듐인화물(InP), 광검출기용 게르마늄(Ge), MEMS 기반 스위치 등이 있습니다. 각 재료 시스템은 특정 장치 유형에 대한 성능을 최적화하도록 선택됩니다.

그러나 각 부품의 특화된 제조 공정으로 인해 수율이 낮고 비용이 높습니다. 포토닉스 장치는 전용 제조 장비를 사용하여 소량 생산되는 경우가 많기 때문에 대규모 전자 생산에 비해 비용이 많이 듭니다. 개별 포토닉스 구성 요소는 표준 광섬유 및 커넥터를 사용하여 인터페이스할 수 있지만 비용 및 수율 손실은 주로 포토닉스 패키징 프로세스에서 비롯됩니다. 이러한 공정에는 마이크로미터 미만 수준의 정밀한 정렬(종종 5축 또는 6축 정렬 포함)이 필요하며 경우에 따라 밀봉 또는 금도금도 필요합니다.

실리콘 포토닉스의 엄청난 잠재력은 여러 기능을 단일 패키지에 통합하는 데 있습니다. 첨단 마이크로 전자공학과 동일한 제조 시설을 사용하면 광학 부품과 전자 부품이 공존하는 하이브리드 칩 또는 칩 스택을 만드는 것이 가능해집니다. 이러한 근본적인 통합은 광섬유를 통해 데이터를 전송하는 비용을 크게 줄여줍니다. 또한 새로운 응용 분야의 기회를 열어 합리적인 비용으로 복잡한 시스템을 구축할 수 있습니다.

빛은 온칩 레이저 또는 수직 광섬유를 통해 광자 회로에 결합되어 빛을 변조합니다. 변조된 빛은 광검출기에 의해 변환되고 CMOS 보완 회로를 사용하여 반전됩니다. 실리콘 광자 전자 회로는 이제 수백 또는 수천 개의 구성 요소로 구성된 시스템을 지원합니다.

어플리케이션

복잡한 실리콘 포토닉 시스템은 다양한 응용 분야를 찾고 있으며 데이터 통신이 가장 일반적입니다. 여기에는 단거리 애플리케이션을 위한 고대역폭 디지털 통신, 장거리 애플리케이션을 위한 정교한 변조 방식 및 일관된 통신이 포함됩니다. 데이터 통신 외에도 업계와 학계 모두 이 기술에 대한 광범위한 새로운 응용 프로그램을 탐색하고 있습니다. 이러한 응용 분야에는 나노 광역학 및 응집 물질 물리학, 바이오 센싱, 비선형 광학, 레이저 레이더 시스템, 광학 자이로스코프, RF 통합 광전자 공학, 통합 무선 송수신기, 일관성 통신, 새로운 광원, 레이저 소음 감소, 가스 센서, 극장파장 통합 등이 포함됩니다. 포토닉스, 고속 및 마이크로파 신호 처리 등이 있습니다. 특히 유망한 분야로는 바이오센싱, 이미징, 레이저 레이더, 관성 센싱, 하이브리드 광자 RF 집적 회로(RFIC), 신호 처리 등이 있습니다.

데이터 커뮤니케이션

다양한 범주의 광자 장치 중에서 실리콘 광자 부품은 해당 부품과 유리하게 경쟁합니다. 광통신 분야에서 가장 혁신적인 노력 중 하나는 변조기, 검출기, 도파관 및 기타 구성 요소를 동일한 칩에 통합하여 서로 통신할 수 있는 통합 플랫폼을 만드는 것입니다. 경우에 따라 트랜지스터도 이러한 플랫폼에 포함되어 증폭, 직렬화 및 피드백을 동일한 칩에 통합할 수 있습니다. 이러한 프로세스를 개발하는 데 드는 비용으로 인해 이 노력은 주로 지점 간 데이터 통신 애플리케이션을 대상으로 합니다. 또한, 트랜지스터 제조 공정 개발 비용으로 인해 성능 및 비용 측면에서 가까운 미래에 웨이퍼 또는 칩 수준에서 본딩 기술을 사용하여 전자 장치를 통합하는 것이 가장 의미 있다는 것이 이 분야의 새로운 합의입니다.

전자기기를 이용해 연산을 수행하고 광통신을 수행할 수 있는 칩을 만드는 능력은 상당한 가치를 지닌다. 실리콘 포토닉스의 초기 응용 분야는 대부분 디지털 데이터 통신이었습니다. 이는 전자(페르미온)와 광자(보손) 사이의 근본적인 물리적 차이에 의해 발생합니다. 전자는 두 개가 동시에 같은 위치를 차지할 수 없기 때문에 계산에 적합합니다. 전자 사이의 이러한 강력한 상호 상호 작용을 통해 대규모 비선형 스위칭 장치인 트랜지스터를 구성할 수 있습니다.

광자는 서로 다른 특성을 나타냅니다. 많은 광자가 동일한 위치에 동시에 공존할 수 있으며 매우 특별한 조건에서는 서로 간섭하지 않습니다. 이것이 단일 광섬유를 통해 초당 수조 비트의 데이터를 전송하는 것이 가능한 이유입니다. 이는 단일 조 비트 대역폭 데이터 스트림을 생성하여 달성할 수 있는 것이 아닙니다.

전 세계 많은 지역에서 FTTH(Fiber-to-the-Home)가 지배적인 액세스 패러다임이지만 미국에서는 DSL 및 기타 기술과의 경쟁으로 인해 아직 올바른 것으로 입증되지 않았습니다. 대역폭에 대한 수요가 계속 증가함에 따라 광섬유를 통한 보다 효율적인 데이터 전송에 대한 필요성이 꾸준히 증가하고 있습니다. 데이터 통신 시장에서는 거리가 짧아질수록 단위당 가격은 급격히 낮아지고 수량은 늘어나는 추세가 널리 퍼져 있다. 실리콘 포토닉스 분야의 상업적 노력이 데이터 센터 및 고성능 컴퓨팅을 목표로 하는 대용량, 단거리 애플리케이션에 광범위하게 초점을 맞춘 것은 놀라운 일이 아닙니다. 미래의 애플리케이션에는 보드 간 및 USB 규모의 단거리 연결이 포함될 것이며, 결국 CPU 내의 코어 간 통신도 포함될 것입니다. 그러나 후자는 온칩 코어 간 애플리케이션에 대한 추측으로 남아 있습니다. 실리콘 포토닉스는 아직 CMOS 산업 규모에 도달하지 못했지만 이미 중요한 분야가 되었습니다.

도파관 및 수동 부품

실리콘 호환 시스템에서는 다양한 도파관 형상이 개발되었습니다. 유리보다 굴절률이 높은 거의 모든 투명 재료는 이산화규소 기판 위에 증착되어 도파관을 형성할 수 있습니다. 그러나 CMOS 프로세스와의 호환성을 달성하기 위해 업계에서는 여러 가지 기하학적 형태로 수렴되었습니다. 가장 일반적인 것은 SOI(silicon-on-insulator) 웨이퍼의 활성 장치 레이어로 만들어진 일관성이 높은 도파관입니다. 이러한 유형의 도파관은 바닥 산화물 층까지 완전히 에칭되거나 부분적으로 에칭될 수 있습니다(시간 제한 프로세스 사용).

이러한 서브미크론 도파관의 손실을 허용 가능한 수준으로 줄이는 데에는 수년간의 노력이 필요했습니다. 광학장과 측벽 사이의 강한 상호 작용은 표면 거칠기로 인해 상당한 손실을 초래합니다. 측벽을 매끄럽게 만드는 프로세스를 최적화하거나 측벽 모달 전계 강도를 줄이기 위해 도파관 형상을 조정하여 전파 손실을 최소화할 수 있습니다. 격자 커플러, 분산 브래그 격자, 도파관 교차, AWG(배열 도파관 격자)와 같은 다른 중요한 수동 구성 요소도 각 경우에 매우 낮은 손실을 보여주었습니다. 최근 실리콘 질화물을 사용하는 백엔드 라인 공정에서 형성된 CMOS 호환 도파관이 등장했습니다. 이러한 도파관은 매우 낮은 손실(< 0.1dB/m)을 나타내지만 프런트 엔드 능동 장치와의 호환성은 필요한 고온 성장으로 인해 여전히 의문으로 남아 있습니다. 특히, 저손실 실리콘 도파관 분야에서 상당한 진전이 이루어졌습니다. 그러나 이러한 플랫폼에서 호환 가능한 고속 변조기 및 검출기를 제조하는 것은 상당한 어려움을 안겨주어 대규모 통합을 덜 낙관적으로 만듭니다. 실리콘 포토닉스 기술이 직면한 과제 중 하나는 칩과 광섬유 간의 광학적 결합으로, 비용 효율적인 패키징 방법이 필요합니다.

이는 일반적으로 그림에 표시된 것처럼 에지 커플러 또는 격자 커플러를 사용하여 달성됩니다. 두 방법 모두 인터페이스당 손실이 1dB 미만인 것으로 입증되었습니다. 실리콘 광 도파관은 본질적으로 강한 복굴절을 나타내기 때문에 편광을 처리하는 것도 어려운 일입니다. 즉, 도파관에서 빛의 서로 다른 두 편광에 대한 전파 상수가 다르기 때문입니다. 일반적인 방법은 단일 극성을 사용하여 회로를 구성하고 두 극성이 모두 필요할 때 이러한 회로를 복제하는 것입니다. 편광 다양성으로 알려진 이 접근 방식은 편광 분할 격자 커플러, 편광 분할기, 편광 회전기 또는 기타 관련 구성 요소의 장점을 활용합니다. 다른 방법에서는 복굴절을 완화하기 위해 직사각형 도파관을 사용하는 방법을 모색했지만 이러한 접근 방식은 상당한 설계 제약을 부과합니다.

변조기

실리콘에서 변조를 달성하는 것은 일반적으로 자유 캐리어 밀도의 변화로 인해 굴절률 변화가 발생하고 빛이 변조되는 플라즈마 분산 효과를 통해 수행됩니다. 자유 캐리어 밀도를 조작하는 여러 가지 메커니즘이 단일 칩 장치에 구현되었습니다. 이 중에서 역방향 바이어스 PN 접합을 기반으로 하는 캐리어 공핍 모드 장치가 고속 동작을 위해 널리 사용됩니다.

인텔 팀이 처음으로 GHz 실리콘 변조기를 시연한 이후 변조기의 성능 지표가 크게 향상되었습니다. MZI(Mach-Zehnder 간섭계) 구조는 일반적으로 진폭 변조에 사용됩니다. 아래 그림은 MZI 변조기의 예를 보여줍니다.

공진 구조를 사용하면 장치 크기를 크게 줄이고 전력 소비를 더욱 낮출 수 있습니다. 단, 이로 인해 작동 파장 범위가 크게 줄어들고 열 민감도가 높아집니다. 고속 링 변조기는 최대 40Gbit/s의 작동을 입증했으며 열 튜닝 기능을 갖추고 있습니다. 그림은 링 변조기의 예를 보여줍니다. 최근 개발에는 결합 변조를 통해 공동 광자 수명 제한을 깨고 링 변조기를 사용하여 WDM(파장 분할 다중화) 송신기를 구성하는 것이 포함됩니다.

순수 실리콘 솔루션 외에도 다른 재료도 Si 플랫폼에 통합할 수 있습니다. 예를 들어, III/V 재료를 결합하거나 게르마늄을 에피택셜 성장하거나 그래핀을 캡슐화하여 효율적인 전기 흡수 변조기를 구축할 수 있습니다. 효율적인 위상 변환기를 생성하기 위해 Si 플랫폼의 슬롯 도파관 및 광결정에 화학적으로 설계된 활성 전기광학 폴리머도 도입되었습니다. 신소재를 CMOS 파운드리에 적용하기 위한 후처리 또는 다양한 패키징 방법을 통해 신소재를 실리콘과 통합하는 것이 실리콘 포토닉스 내 활성 하위 분야로 떠오르고 있습니다. 이러한 방법은 까다로운 제조 공정을 포함하는 경향이 있으며 매우 구체적인 고급 요구 사항이 있는 특수 응용 분야로 제한될 수 있습니다.

광 검출기

실리콘 포토닉 칩의 작동 파장 범위 내에서 검출(흡수) 매체로 Si보다 밴드갭이 좁은 재료를 통합할 필요가 있습니다. 게르마늄(Ge)은 에피택셜 성장이 가능하며 통신 파장의 빛을 흡수합니다. 이는 표준 인프라와의 호환성을 위해 필수적이지만, 상호 운용성 표준을 준수하지 않고 링크의 양쪽 끝을 정의할 수 있는 단거리 애플리케이션에는 꼭 필요한 것은 아닙니다. 접착 III-V 재료도 광검출에 사용되었습니다. 이러한 재료는 Si 도파관 근처에 밀접하게 통합되거나 직접 연결되어 유도광이 소멸 또는 패싯 결합을 통해 광검출기에 들어갈 수 있으며, 광검출기는 작은 단면을 가져 장치 정전 용량을 줄이고 속도를 향상시킬 수 있습니다.

포토다이오드로 구성된 Ge 광검출기의 최신 기술 수준은 120GHz의 대역폭과 0.8A/W의 응답성을 달성합니다. 20GHz의 주파수에서 1550nm의 파장에 대해 1.05A/W의 응답성이 입증되었으며 이는 84% 양자 효율에 해당합니다. 그림 7은 게르마늄 광검출기의 예를 보여줍니다. 90%의 양자 효율과 40GHz의 대역폭을 갖는 것으로 추정되는 광검출기 장치에서는 2.4fF의 극히 낮은 광검출기 커패시턴스가 달성되었습니다.

실리콘 포토닉스 플랫폼의 주요 과제 중 하나는 온칩 광원이 부족하다는 것입니다. 현재 실리콘 포토닉 칩의 생성은 외부 레이저 결합에 의존합니다. 에지 커플러와 그레이팅 커플러는 결합 효율이 향상되었지만 온칩 광원이 없기 때문에 이러한 칩의 잠재적인 응용이 제한됩니다.

광원 문제를 해결하기 위해 몇 가지 기술이 제안되었는데, 여기서는 이에 대해 간략하게 설명하겠습니다. 하이브리드 실리콘 레이저는 접합 및 에피택셜 성장을 사용하여 III-V 재료를 실리콘 웨이퍼에 전사하여 개발되었습니다. 그러나 이러한 기술은 표준 CMOS 프로세스와 III-V 재료의 비호환성, 높은 비용 및 낮은 결합 수율, 사용 가능한 작은 III/V 웨이퍼 크기로 인해 한계에 직면해 있습니다. Ge(게르마늄)는 간접 밴드갭으로 인해 제한된 발광 효율에도 불구하고 CMOS 호환 이득 매질로 제안되었습니다. 간접 밴드갭과 직접 밴드갭 사이의 작은(134meV) 차이는 변형 공학과 강한 n형 도핑을 통해 극복할 수 있습니다. 게인 매질로 Ge를 사용하는 전기 구동 레이저는 Si에서 검증되었습니다.

현재 모든 시장 제품은 보다 전통적인 방법을 채택하고 있습니다. 이러한 방법에는 광섬유를 통해 실리콘 칩에 연결된 비온칩 광원과 실리콘 포토닉 칩과 동일한 패키지 내에 통합된 레이저가 포함됩니다. MEMS 분야에서 시작된 이러한 통합 기술은 비용 효율적이면서 고도로 성숙한 마이크로 패키징 기술을 활용합니다.

광전자 통합 방법

포토닉스와 전자공학의 통합은 정보 처리 시스템 기능을 향상시키는 중요한 단계입니다. 이는 더 빠른 데이터 전송 속도, 더 낮은 전력 소비 및 더 컴팩트한 장치 설계를 가능하게 하여 시스템 설계에 중요한 새로운 기회를 열어줍니다. 통합 방법은 일반적으로 단일 칩 통합과 다중 칩 통합이라는 두 가지 범주로 분류됩니다.

단일 칩 통합: 단일 칩 통합에는 일반적으로 호환 가능한 재료 및 프로세스를 사용하여 동일한 기판에 광자 및 전자 부품을 제조하는 작업이 포함됩니다. 이 접근 방식은 주로 단일 칩 내에서 빛과 전기 사이의 원활한 인터페이스를 만드는 것을 목표로 합니다.

장점:

상호 연결 손실 감소: 광전자 부품과 전자 부품을 서로 가깝게 배치하면 외부 칩 연결과 관련된 신호 손실이 최소화됩니다.

향상된 성능: 긴밀한 통합으로 인해 신호 경로가 짧아지고 대기 시간이 줄어들어 데이터 전송 속도가 빨라집니다.

더 작은 설치 공간: 단일 칩 통합으로 매우 컴팩트한 장치가 가능하며 특히 데이터 센터나 휴대용 장치와 같이 공간이 제한된 애플리케이션에 유용합니다.

낮은 전력 소비: 별도의 패키징 및 장거리 상호 연결이 필요하지 않으므로 전력 요구 사항이 크게 줄어듭니다.

도전 과제 :

재료 호환성: 고품질 전자 장치와 광자 기능을 모두 지원하는 재료를 찾는 것은 종종 서로 다른 특성을 요구하기 때문에 어려울 수 있습니다.

프로세스 호환성: 구성 요소의 성능을 저하시키지 않고 동일한 기판에 전자 및 포토닉스에 대한 다양한 제조 프로세스를 통합하는 것은 복잡한 작업입니다.

복잡한 제조: 전자 및 광자 구조 모두에 요구되는 높은 정밀도는 제조 공정에 복잡성과 비용을 추가합니다.

멀티칩 통합

이 접근 방식을 사용하면 각 기능에 대한 재료 및 프로세스를 선택할 때 더 큰 유연성을 얻을 수 있습니다. 다중 칩 통합에서 전자 및 광자 구성 요소는 서로 다른 프로세스에서 나온 다음 함께 조립되어 공통 패키지 또는 기판에 배치됩니다. 이제 광전자 칩 사이에 사용되는 결합 방법을 살펴보겠습니다.

직접 접합: 이 기술은 두 개의 평면 표면을 직접 물리적으로 접촉하고 접합하는 것을 포함하며, 일반적으로 분자 결합력, 열 및 압력에 의해 촉진됩니다. 단순성과 잠재적으로 매우 낮은 손실 연결을 제공하지만 정밀한 정렬과 깨끗한 표면이 필요합니다.

파이버/격자 결합: 이 방식에서는 광섬유 또는 파이버 어레이가 정렬되어 포토닉 칩의 가장자리 또는 표면에 결합되어 빛이 칩 안팎으로 결합될 수 있습니다. 수직 결합에도 격자를 사용하여 광 칩과 외부 광섬유 사이의 광 전송을 향상시킬 수 있습니다.

TSV(실리콘 스루 비아) 및 마이크로범프: TSV는 실리콘 기판을 통해 수직 상호 연결을 가능하게 하여 칩을 3차원으로 적층할 수 있습니다. 마이크로범프와 결합되어 적층 구성의 전자 칩과 광자 칩 사이의 전기적 연결을 촉진하여 고밀도 통합에 적합합니다.

광 인터포저(Optical Interposer): 광 인터포저는 광 도파관을 포함하는 독립 기판으로, 칩 간에 광 신호를 라우팅하는 중개자 역할을 합니다. 정확한 정렬이 가능하고 추가 수동 광학 구성 요소를 통합하여 연결 유연성을 향상시킬 수 있습니다.

하이브리드 본딩: 이 고급 본딩 기술은 직접 본딩과 마이크로범프 기술을 결합하여 칩과 고품질 광학 인터페이스 간의 고밀도 전기 연결을 달성합니다. 이는 고성능 광전자 공동 통합을 약속합니다.

솔더 범프 본딩: 플립칩 본딩과 유사하게 솔더 범프는 전기 연결을 만드는 데 사용됩니다. 그러나 광전자 통합의 맥락에서는 열로 인한 광자 구성 요소의 손상을 방지하고 광학 정렬을 유지하기 위해 특별한 주의를 기울여야 합니다.

이러한 방법의 이점은 상당합니다. CMOS 세계가 계속해서 무어의 법칙 개선을 따르면서 각 세대의 CMOS 또는 Bi-CMOS를 저렴한 실리콘 포토닉스 칩에 신속하게 적용하여 포토닉스와 전자 장치 모두에 최적 프로세스의 이점을 얻을 수 있게 될 것입니다. 포토닉스는 일반적으로 극도로 작은 구조(일반적으로 중요한 치수는 약 100나노미터)를 제조할 필요가 없고 장치가 트랜지스터에 비해 훨씬 크기 때문에 경제적 고려 사항에서는 고급 전자 장치와 분리된 전용 프로세스에서 포토닉 장치를 별도로 제조하는 것이 좋습니다. 최종 제품에 필요합니다.

장점:

유연성: 전자 및 광자 구성 요소에 대한 최적의 성능을 달성하기 위해 다양한 재료와 프로세스를 독립적으로 사용합니다.

프로세스 성숙도: 각 구성 요소에 대해 성숙한 제조 프로세스를 활용하면 생산을 단순화하고 비용을 절감할 수 있습니다.

간편한 업그레이드 및 유지 관리: 구성 요소 분리를 통해 전체 시스템에 영향을 주지 않고 개별 부품을 쉽게 교체하거나 업그레이드할 수 있습니다.

도전 과제 :

상호 연결 손실: 외부 칩 연결로 인해 추가적인 신호 손실이 발생하므로 잠재적으로 복잡한 정렬 절차가 필요할 수 있습니다.

복잡성 및 크기 증가: 별도의 구성 요소에는 추가 패키징 및 상호 연결이 필요하므로 크기가 커지고 잠재적으로 비용이 높아집니다.

더 높은 전력 소비: 더 긴 신호 경로와 추가 패키징으로 인해 단일 칩 통합에 비해 전력 요구 사항이 증가할 수 있습니다.

결론

단일 칩 통합과 다중 칩 통합 간의 선택은 성능 목표, 크기 제약, 비용 고려 사항 및 기술적 성숙도를 포함한 특정 애플리케이션 요구 사항에 따라 달라집니다. 제조가 더 복잡하지만 단일 칩 통합은 극도의 소형화, 저전력 및 고속 데이터 전송을 요구하는 애플리케이션에 유리합니다. 반대로 다중 칩 통합은 더 큰 설계 유연성을 제공하고 기존 제조 역량을 활용하므로 이러한 요소가 더 긴밀한 통합의 이점보다 중요한 애플리케이션에 적합합니다. 진행 중인 연구에서는 두 전략의 요소를 결합하여 각 방법과 관련된 과제를 완화하면서 시스템 성능을 최적화하는 하이브리드 접근 방식을 탐구합니다.