マーベルが 5nm 800G PAM4 DSP を発表

次世代の 800G コヒーレント DSP とアルゴリズムの調整に関するマーベルの見解には、消費電力の削減、シグナル インテグリティの改善、およびサイズの縮小という全体的な目標があります。 MOSFET ノードのプロセス規模を縮小し、精度を向上させることは、従来の最適化ルートです。

Marvell は、4 年に 400G PAM4 7nm ベースの DSP チップを発売し、今年の終わりにその上に更新されたバージョンを発売することで、PAM2020 DSP で支配的な地位を占めています。 先週、Marvell は 5nm 800G PAM4 DSP を発表しました。 800nm DSP を使用した 5G は、光モジュールで約 13 ～ 14W の電力を消費します。

Marvell は、 800G光モジュール 12W まで下げることができますが、TEC の動作温度は記載されていません。

シグナル インテグリティの点でもパフォーマンスが向上しています。 100 波 10G で 2km の伝送が可能であり、これは競争力があります。 10G の 800km ～ XNUMXkm の範囲では、業界は IM/DD を使用するか、コヒーレントを使用するかで引き裂かれた状態にありました。

PAM4 を使用する場合、以前のパフォーマンスでは不十分です。 コヒーレントを使用すると、価格が高くなり、実行が困難になり、消費電力が増加します。

5nm チップの設計コストはますます高くなっています。 光モジュールが最初に DSP で始まったとき、10 年前のプロセス ノードは 65nm で、設計コストは 24 万ドルでした。 7 年にそれぞれが 2020nm ノードを発売するまでに、設計コストはすでに約 250 億 XNUMX 万ドルに達していました。 チップはお金を燃やすビジネスであり、資本クランプ技術に対する競争上の障壁です。

5nm チップ設計のコストは約 450 億 XNUMX 万ドルで、ヘッド効果はますます明白になっています。 市場シェアの小さいメーカーは、徐々に競争から撤退します。

設計コストの上昇に加えて、OEM のコストも上昇しています。 市場規模の増加に伴い、設計コストが削減され、実際の材料費である鋳造所の価格が低下します。

12 インチ ウェーハ、65nm プロセス ノードのコストはわずか 2,000 ドルです。 7nm ファウンドリーの価格は 9300 ドルと高く、5nm ウェーハは 17,000 個あたり約 XNUMX ドルです。 チップは小さく、プロセスの価格は高くなります。 チップの平均価格が下がり続けるのは難しい。

5nmチップは、シングルチップの価格を追求するのではなく、ホットスワップ可能な光モジュールが1.6Tまで継続できるかどうかの重要な数値を満たすために、少し低消費電力を追求するのは良いことです.