シリコンフォトニクス: チップ相互接続のギャップを埋める

チップ製造プロセスが縮小し続けるにつれて、相互接続がチップのパフォーマンスに与える影響はますます大きくなります。相互接続は、マイクロエレクトロニクス デバイス内の内部「道路」や「高速道路」として機能し、トランジスタ、抵抗器、コンデンサなどのコンポーネントを接続します。チップが小さくなるにつれて、相互接続をより細かくする必要がありますが、この間隔の縮小により寄生効果が回路のパフォーマンスに影響を与える可能性があります。アルミニウム、銅、カーボン ナノチューブなどの一般的な相互接続材料には物理的な制限があります。しかし、シリコン フォトニクスは解決策を提供します。

シリコンフォトニクスは、シリコンを光媒体として活用し、電子半導体信号の代わりにレーザービームを使用してデータを伝送します。これは、既存の CMOS プロセスを使用して統合された、シリコンとシリコンオンインシュレータ (SOI) 基板に基づく次世代テクノロジです。主な利点は、その高い伝送速度にあり、従来の電子相互接続よりも最大 100 倍の速度でプロセッサコア間のデータ転送が可能です。さらに、シリコンフォトニクスは優れた電力効率を実現し、将来有望な半導体テクノロジとなっています。

歴史的に、シリコンフォトニクスは SOI ウェーハ上で開発されてきましたが、コストが高く、さまざまなフォトニック機能に限界があったため、代替材料の探究が促されました。研究者たちは現在、LNO フィルム、InP、BTO、ポリマー、プラズマ材料などの新しい材料を開発し、さらに高いパフォーマンスを実現しています。シリコンフォトニクスは、相互接続の課題に対処し、半導体技術を進歩させる上で大きな可能性を秘めています。

シリコンフォトニクスは、シリコンを光媒体として使用するフォトニックシステムの研究と応用であり、光通信の進歩によって主流の技術になりました。当初は、電子製造プロセスにフォトニクスを直接統合することはできないと考えられていましたが、最近の開発によりこの考えは覆されました。これらの機能をフォトニクスに活用できるようになったのはなぜ幸運なことなのか、その理由を探ってみましょう。

実際には、直接の再利用は簡単ではありません。プロセスを変更せずに既存の CMOS またはバイポーラ シリコン ウェーハにフォトニクス機能を統合しようとすると、デバイスのパフォーマンスが低下します。電子プロセスは電子製品の製造に合わせて調整されているため、競争力のあるフォトニクス製品には適していません。実現可能であっても、経済的実現可能性は疑問です。シリコン フォトニクス チップには、高度なマイクロエレクトロニクス (90 ナノメートルなど) と比較して、比較的原始的な処理能力 (約 16 ナノメートル) が必要です。最先端のマイクロエレクトロニクス ツールを使用してフォトニクスを構築しようとすることは、非現実的であり、経済的にも実証されていません。電子回路用に設計された統合プロセスが、光を操作するコンポーネントとシームレスに連携すると期待する理由はありません。

過去 50 年間で、シリコンは電子デバイスだけでなくフォトニクス コンポーネントにも優れた材料であることが証明されました。さらに驚くべきことに、シリコン フォトニクス コミュニティは、CMOS 製造インフラストラクチャを再利用して複雑なフォトニック回路を構築できるプロセスを開発しました。トランジスタ製造の完全な統合プロセスが直接再利用されるわけではありませんが、モジュール ステップを再配置してシリコン フォトニクス用に再利用できます。いくつかの組織がこのアプローチの実現可能性を実証しました。これらの組織は、過去 XNUMX 年間にシリコン マイクロエレクトロニクスで開発された材料と技術を活用して、フォトニック デバイスと回路を構築しています。注目すべきは、多くの取り組みが、単に別の施設で同様の機器を使用するのではなく、従来の CMOS トランジスタの構築に使用されるのと同じツールと施設を使用していることです。ただし、これらの施設内での作業には大きな制約があります。CMOS プロセスと互換性のない未検証の材料は禁止されており、回路設計ではツールの損傷や汚染を避ける必要があります。より高度な CMOS 互換の製造施設では、特に最先端のプロセスの場合、マスク セットとプロセス開発コストが法外に高くなる可能性があります。

これらの課題にもかかわらず、現代の CMOS 工場の建設に対する大規模な投資は、シリコン フォトニクスに直接利益をもたらす可能性があります。これにより、すぐに利用可能で商業的に実現可能な大規模生産の道が開かれます。成熟した半導体業界のインフラストラクチャを共有することで、シリコン フォトニクスは徐々に将来の高速データ通信、コンピューティング、およびセンシング アプリケーションをつなぐ重要な架け橋になりつつあります。

シリコンフォトニクスの進化

シリコンフォトニクスは、シリコンを光学媒体として利用してフォトニックシステムを作成する技術です。その歴史は 1980 年代後半から 1990 年代前半にまで遡り、途中で何度か中断と再開がありましたが、現在では大きな可能性を秘めた注目分野として浮上しています。

従来の通信システムでは、さまざまなコンポーネントに異なる材料が使用されています。これらのチップには、ブロードバンド電子デバイス (シリアライザやデシリアライザなど) 用の RF CMOS またはバイポーラ プロセス、デジタル部品 (制御回路など) 用の高度にスケーリングされた CMOS または FPGA、受動素子用のガラスベースの拡散導波管、変調器用のニオブ酸リチウム (LiNbO₃)、レーザー用のリン化インジウム (InP)、光検出器用のゲルマニウム (Ge)、MEMS ベースのスイッチなど、さまざまな材料が混在していることがよくあります。各材料システムは、特定のデバイス タイプのパフォーマンスを最適化するように選択されます。

しかし、各コンポーネントの特殊な製造プロセスは、歩留まりの低さとコストの高騰につながります。フォトニクス デバイスは専用の製造設備を使用して少量生産されることが多く、大規模な電子機器製造に比べて高価です。個別のフォトニクス コンポーネントは標準の光ファイバーとコネクタを使用して接続できますが、コストと歩留まりの損失は主にフォトニクス パッケージング プロセスに起因します。これらのプロセスでは、サブ マイクロメートル レベルでの正確な位置合わせ (多くの場合、5 軸または 6 軸の位置合わせが必要) が必要であり、場合によっては気密封止や金メッキも必要になります。

シリコンフォトニクスの大きな可能性は、複数の機能を 1 つのパッケージに統合することにあります。高度なマイクロエレクトロニクスと同じ製造施設を使用することで、光学コンポーネントと電子コンポーネントが共存するハイブリッド チップまたはチップ スタックの作成が可能になります。この基本的な統合により、光ファイバーによるデータ伝送コストが大幅に削減されます。さらに、新しいアプリケーションの機会が開かれ、複雑なシステムを合理的なコストで構築できるようになります。

光はオンチップ レーザーまたは垂直光ファイバーを介して光子回路に結合され、その後、光が変調されます。変調された光は光検出器によって変換され、CMOS 相補回路を使用して反転されます。シリコン光子電子回路は現在、数百または数千のこのようなコンポーネントで構成されるシステムをサポートしています。

アプリケーション

複雑なシリコンフォトニックシステムは、さまざまな用途に使用されていますが、最も一般的なのはデータ通信です。これには、短距離用途の高帯域幅デジタル通信、長距離用途の高度な変調方式、コヒーレント通信が含まれます。データ通信以外にも、産業界と学界の両方がこの技術の幅広い新しい用途を模索しています。これらの用途には、ナノオプトメカニクスと凝縮物質物理学、バイオセンシング、非線形光学、レーザーレーダーシステム、光ジャイロスコープ、RF統合オプトエレクトロニクス、統合無線トランシーバー、コヒーレント通信、新しい光源、レーザーノイズ低減、ガスセンサー、超長波長統合フォトニクス、高速およびマイクロ波信号処理などがあります。特に有望な分野には、バイオセンシング、イメージング、レーザーレーダー、慣性センシング、ハイブリッドフォトニックRF集積回路（RFIC）、信号処理などがあります。

データ通信

さまざまなカテゴリのフォトニック デバイスの中で、シリコン フォトニック コンポーネントは、他のコンポーネントと十分に競合します。光通信の分野で最も革新的な取り組みの 1 つは、変調器、検出器、導波管、およびその他のコンポーネントを同じチップに統合し、相互に通信できるようにする統合プラットフォームの作成です。場合によっては、これらのプラットフォームにトランジスタも含まれており、増幅、シリアル化、およびフィードバックを同じチップに統合できます。このようなプロセスの開発にはコストがかかることから、この取り組みは主にポイントツーポイント データ通信アプリケーションを対象としています。さらに、トランジスタ製造プロセスの開発にはコストがかかることから、この分野では、パフォーマンスとコストの観点から、近い将来、ウェーハまたはチップ レベルでボンディング技術を使用して電子デバイスを統合することが最も有意義であるというコンセンサスが生まれつつあります。

電子デバイスを使用して計算を実行し、光通信を実行できるチップを作成できる能力は、大きな価値があります。シリコンフォトニクスの初期のアプリケーションのほとんどは、デジタルデータ通信でした。これは、電子 (フェルミオン) と光子 (ボソン) の基本的な物理的違いによって推進されています。電子は、2 つの電子が同時に同じ場所を占めることができないため、計算に適しています。電子間のこの強力な相互作用により、大規模な非線形スイッチングデバイス、つまりトランジスタを構築できます。

光子はさまざまな特性を示します。つまり、多数の光子が同時に同じ場所に共存でき、非常に特殊な条件下では光子同士が干渉し合うことはありません。これが、1 本の光ファイバーで 1 秒あたり数兆ビットのデータ伝送が可能な理由です。これは、1 兆ビットの帯域幅のデータ ストリームを 1 つ作成するだけでは実現できません。

世界中の多くの地域では、ファイバー・ツー・ザ・ホーム（FTTH）が主要なアクセスパラダイムですが、米国では、DSLやその他の技術との競争により、まだ正しいことが証明されていません。帯域幅の需要が拡大し続けるにつれて、光ファイバーを介したより効率的なデータ伝送の必要性が着実に高まっています。データ通信市場の広範な傾向として、距離が短くなると、数量が増加する一方で単位あたりの価格が大幅に低下します。シリコンフォトニクスの商業的取り組みが、データセンターと高性能コンピューティングをターゲットとした大容量の短距離アプリケーションに広く焦点を当ててきたことは驚くことではありません。将来のアプリケーションには、ボード間およびUSBスケールの短距離接続が含まれ、最終的にはCPU内のコア間通信も含まれる可能性がありますが、後者はオンチップのコア間アプリケーションについては依然として推測の域を出ません。シリコンフォトニクスはまだCMOS業界の規模には達していませんが、すでに重要な分野になっています。

導波管と受動部品

シリコン互換システムでは、さまざまな形状の導波路が開発されています。ガラスよりも屈折率が高いほぼすべての透明材料を二酸化シリコン基板上に堆積して導波路を形成できます。ただし、CMOS プロセスとの互換性を実現するために、業界ではいくつかの形状に収束しています。最も一般的なのは、シリコン オン インシュレータ (SOI) ウェーハのアクティブ デバイス層から作成された高一貫性導波路です。このタイプの導波路は、下部の酸化物層まで完全にエッチングすることも、部分的にエッチングすることもできます (時間制御プロセスを使用)。

これらのサブミクロン導波路の損失を許容レベルまで低減するには、何年もの努力が必要でした。光場と側壁の強い相互作用により、表面粗さによる損失が大きくなります。プロセスを最適化して側壁を滑らかにしたり、導波路の形状を調整して側壁のモード場強度を低減したりすることで、伝搬損失を最小限に抑えることができます。グレーティング カプラ、分布ブラッグ グレーティング、導波路交差、アレイ導波路グレーティング (AWG) などの他の重要な受動部品も、いずれの場合も非常に低い損失を示しています。最近、シリコン窒化物を使用してバックエンド プロセスで形成された CMOS 互換導波路が登場しました。これらの導波路は非常に低い損失 (< 0.1 dB/m) を示しますが、高温成長が必要なため、フロントエンドのアクティブ デバイスとの互換性は未解決の問題のままです。特に、低損失シリコン導波路では大きな進歩が遂げられています。ただし、これらのプラットフォームで互換性のある高速変調器と検出器を製造することはかなりの課題があり、大規模統合は楽観的ではありません。シリコンフォトニクス技術が直面している課題の XNUMX つは、チップと光ファイバー間の光学的結合であり、コスト効率の高いパッケージング方法が必要です。

これは通常、図に示すようにエッジ カプラまたはグレーティング カプラを使用して実現されます。どちらの方法も、インターフェイスあたりの損失が 1 dB 未満であることが証明されています。シリコン フォトニック導波路は本質的に強い複屈折を示すため、偏波の処理も課題です。つまり、導波路内の XNUMX つの異なる偏波の光の伝搬定数は異なります。一般的な方法は、単一の偏波を使用して回路を構築し、両方の偏波が必要な場合にこれらの回路を複製することです。偏波ダイバーシティと呼ばれるこのアプローチは、偏波分割グレーティング カプラ、偏波スプリッタ、偏波回転子、またはその他の関連コンポーネントの利点を活用します。他の方法では、複屈折を軽減するために長方形の導波路の使用が検討されていますが、これらのアプローチでは設計上の大きな制約が課せられます。

変調器

シリコンでの変調は、通常、プラズマ分散効果によって実現されます。プラズマ分散効果では、自由キャリア密度の変化によって屈折率が変化し、光が変調されます。自由キャリア密度を操作するためのさまざまなメカニズムが、シングルチップ デバイスに実装されています。これらのうち、逆バイアス PN 接合に基づくキャリア空乏モード デバイスは、高速動作に広く使用されています。

Intel のチームが初めて GHz シリコン変調器を実証して以来、変調器のパフォーマンス メトリックは大幅に向上しました。振幅変調には、マッハ ツェンダー干渉計 (MZI) 構造が一般的に使用されています。次の図は、MZI 変調器の例を示しています。

共振構造を使用すると、デバイスのサイズを大幅に縮小し、消費電力をさらに低減できますが、動作波長範囲が大幅に狭まり、熱感度が高まります。高速リング変調器は、最大 40 Gbit/s で動作することが実証されており、熱調整機能を備えています。図は、リング変調器の例を示しています。最近の開発には、結合変調によるキャビティ光子の寿命制限の打破や、リング変調器を使用した波長分割多重 (WDM) 送信機の構築などがあります。

純粋なシリコン ソリューションに加えて、他の材料も Si プラットフォームに統合できます。たとえば、III/V 材料を結合するか、ゲルマニウムをエピタキシャル成長させるか、グラフェンをカプセル化することで、効率的な電気吸収変調器を構築できます。また、化学的に設計されたアクティブな電気光学ポリマーも、Si プラットフォーム上のスロット導波路とフォトニック結晶に導入され、効率的な位相シフターが作成されています。後処理またはさまざまなパッケージング方法を使用して新しい材料をシリコンに統合し、新しい材料を CMOS ファウンドリに適合させることは、シリコン フォトニクスのアクティブなサブフィールドとして浮上しています。これらの方法は、困難な製造プロセスを伴う傾向があり、非常に特殊なハイエンド要件を持つ特殊なアプリケーションに限定される場合があります。

光検出器

シリコンフォトニックチップの動作波長範囲内の検出（吸収）媒体として、Si よりもバンドギャップの狭い材料を統合する必要があります。ゲルマニウム（Ge）はエピタキシャル成長させることができ、通信波長で光を吸収します。これは標準インフラストラクチャとの互換性のために不可欠ですが、相互運用性標準に準拠せずにリンクの両端を定義できる短距離アプリケーションでは厳密には必要ありません。結合 III-V 材料も光検出に使用されています。これらの材料は、Si 導波路の近くで密接に統合または直接接続されており、誘導光がエバネッセントまたはファセット結合を介して光検出器に入ることができ、光検出器の断面積を小さくしてデバイスの容量を減らし、速度を向上させることができます。

フォトダイオードとして構成された Ge 光検出器の最新技術レベルでは、120 GHz の帯域幅と 0.8 A/W の応答性を実現しています。周波数 20 GHz、波長 1550 nm で、1.05 A/W の応答性が実証されており、これは 84% の量子効率に相当します。図 7 は、ゲルマニウム光検出器の例を示しています。量子効率が 90%、帯域幅が 40 GHz と推定される光検出器デバイスでは、2.4 fF という極めて低い光検出器容量が実現されています。

シリコンフォトニクス プラットフォームの主な課題の 1 つは、オンチップ光源の不足です。現在、シリコンフォトニクス チップの生成は外部レーザー結合に依存しています。エッジ カプラとグレーティング カプラによって結合効率は向上しましたが、オンチップ光源がないため、これらのチップの潜在的な用途は制限されます。

光源の問題に対処するために、いくつかの技術が提案されており、ここで簡単に説明します。ハイブリッド シリコン レーザーは、ボンディングとエピタキシャル成長を使用して III-V 材料をシリコン ウェーハに転写することによって開発されました。ただし、これらの技術は、III-V 材料が標準 CMOS プロセスと互換性がないこと、ボンディングのコストが高く歩留まりが低いこと、および利用可能な III/V ウェーハ サイズが小さいことなどにより、制限があります。Ge (ゲルマニウム) は、間接バンドギャップのために発光効率が限られているにもかかわらず、CMOS 互換のゲイン媒体として提案されています。間接バンドギャップと直接バンドギャップの小さな (134 meV) 差は、歪みエンジニアリングと高濃度 n 型ドーピングによって克服できます。Ge をゲイン媒体として使用する電気駆動レーザーは、Si 上で検証されています。

現在、市場にあるすべての製品は、より従来的な方法を採用しています。これらの方法には、光ファイバーを介してシリコン チップに接続された非オンチップ光源や、シリコン フォトニック チップと同じパッケージ内に統合されたレーザーなどがあります。MEMS 分野に由来するこれらの統合技術は、コスト効率が高く、成熟度の高いマイクロ パッケージング技術を活用しています。

光電子統合のための方法

フォトニクスとエレクトロニクスの統合は、情報処理システムの機能を強化するための重要なステップです。これにより、データ転送速度の高速化、消費電力の低減、デバイス設計の小型化が可能になり、システム設計に新たな大きな可能性が開かれます。統合方法は通常、シングルチップ統合とマルチチップ統合の 2 つのカテゴリに分類されます。

シングルチップ統合: シングルチップ統合では、通常は互換性のある材料とプロセスを使用して、同じ基板上に光子コンポーネントと電子コンポーネントを製造します。このアプローチの主な目的は、1 つのチップ内で光と電気のシームレスなインターフェイスを作成することです。

Advantages:

相互接続損失の削減: フォトニック コンポーネントと電子コンポーネントを近くに配置することで、外部チップ接続に関連する信号損失が最小限に抑えられます。

パフォーマンスの向上: 統合が強化されると信号パスが短くなり、遅延が短縮されるため、データ転送速度が速くなります。

より小さなフットプリント: シングルチップ統合により、非常にコンパクトなデバイスが実現します。これは、データ センターやハンドヘルド デバイスなど、スペースが限られたアプリケーションに特に有益です。

消費電力の低減: 個別のパッケージングと長距離相互接続の必要性を排除することで、電力要件が大幅に削減されます。

課題：

材料の適合性: 高品質の電子機器とフォトニック機能の両方をサポートする材料を見つけるのは、異なる特性が求められることが多いため、困難な場合があります。

プロセスの互換性: コンポーネントのパフォーマンスを損なうことなく、同じ基板上にエレクトロニクスとフォトニクスのさまざまな製造プロセスを統合することは複雑な作業です。

複雑な製造: 電子構造とフォトニック構造の両方に求められる高精度により、製造プロセスが複雑になり、コストも増大します。

マルチチップ統合

このアプローチにより、各機能の材料とプロセスの選択の柔軟性が向上します。マルチチップ統合では、電子コンポーネントと光子コンポーネントが異なるプロセスから生成され、共通のパッケージまたは基板上にまとめて配置されます。次に、光電子チップ間で使用される結合方法を見てみましょう。

直接接合: この技術では、2 つの平面表面を直接物理的に接触させて接合します。通常は分子結合力、熱、圧力によって促進されます。この技術はシンプルで、接続損失が非常に少ない可能性がありますが、正確な位置合わせときれいな表面が必要です。

ファイバー/グレーティング結合: この方式では、光ファイバーまたはファイバー アレイがフォトニック チップのエッジまたは表面に整列して結合され、チップの内外への光の結合が可能になります。グレーティングは垂直結合にも使用でき、フォトニック チップと外部ファイバー間の光伝送を強化します。

シリコン スルー ビア (TSV) とマイクロバンプ: TSV はシリコン基板を介した垂直相互接続を可能にし、チップを 3 次元で積み重ねることを可能にします。マイクロバンプと組み合わせることで、高密度統合に適した積み重ね構成で電子チップと光子チップ間の電気的接続が容易になります。

光インターポーザ: 光インターポーザは、光導波路を含む独立した基板であり、チップ間の光信号をルーティングするための仲介役として機能します。これにより、正確な位置合わせが可能になり、追加の受動光コンポーネントを統合できるため、接続の柔軟性が向上します。

ハイブリッド ボンディング: この高度なボンディング技術は、直接ボンディングとマイクロバンプ技術を組み合わせて、チップ間の高密度の電気接続と高品質の光インターフェイスを実現します。高性能の光電子統合の可能性を秘めています。

はんだバンプ接合: フリップチップ接合と同様に、はんだバンプは電気接続を作成するために使用されます。ただし、光電子統合のコンテキストでは、フォトニックコンポーネントへの熱による損傷を防ぎ、光学的な位置合わせを維持するために特別な注意を払う必要があります。

これらの方法の利点は大きいです。CMOS の世界がムーアの法則の進歩に従い続けるにつれて、CMOS または Bi-CMOS の各世代を安価なシリコン フォトニクス チップに迅速に適応させ、フォトニクスとエレクトロニクスの両方に最適なプロセスのメリットを享受できるようになります。フォトニクスでは通常、極小の構造 (一般的な臨界寸法は約 100 ナノメートル) を製造する必要がなく、デバイスはトランジスタに比べてはるかに大きいため、経済的な観点から、最終製品に必要な高度なエレクトロニクスから切り離された専用プロセスでフォトニック デバイスを個別に製造することが有利になります。

Advantages:

柔軟性: さまざまな材料とプロセスを独立して使用して、電子部品とフォトニック部品の最適なパフォーマンスを実現します。

プロセスの成熟度: 各コンポーネントの成熟した製造プロセスを活用することで、生産を簡素化し、コストを削減できます。

より簡単なアップグレードとメンテナンス: コンポーネントの分離により、システム全体に影響を与えることなく、個々の部品の交換やアップグレードが容易になります。

課題：

相互接続損失: 外部チップ接続により追加の信号損失が発生し、複雑な調整手順が必要になる可能性があります。

複雑さとサイズの増大: 個別のコンポーネントには追加のパッケージングと相互接続が必要となり、寸法が大きくなり、コストが高くなる可能性があります。

消費電力の増加: 信号パスが長くなり、パッケージングが追加されると、シングルチップ統合に比べて電力要件が増加する可能性があります。

まとめ

シングルチップ統合とマルチチップ統合のどちらを選択するかは、パフォーマンス目標、サイズの制約、コストの考慮、技術の成熟度など、特定のアプリケーション要件によって異なります。製造がより複雑である一方で、シングルチップ統合は、極小化、低消費電力、高速データ転送を要求するアプリケーションに有利です。逆に、マルチチップ統合は、設計の柔軟性が高く、既存の製造能力を活用するため、これらの要素が緊密な統合の利点を上回るアプリケーションに適しています。進行中の研究では、両方の戦略の要素を組み合わせてシステム パフォーマンスを最適化し、各方法に関連する課題を軽減するハイブリッド アプローチを研究しています。