Intel의 플러그형 광 커넥터

CPO 또는 광학 IO 애플리케이션 시나리오의 경우 일반적으로 먼저 고급 패키지 방식을 통해 광학 칩과 전기 칩을 함께 연결한 다음 마지막으로 광섬유를 광학 칩에 고정합니다. 이로 인해 몇 가지 문제가 발생합니다. 우선, 패키지가 완성되기 전의 광전 칩에서는 칩의 성능이 요구 사항을 충족하는지, 좋은 다이인지, 시스템의 전체 수율을 저하시키는지 명확하지 않습니다. 둘째, 광섬유를 광섬유 칩에 접착한 후 칩이나 광섬유 결합에 문제가 있으면 재작업이 더 어렵습니다. 또한, 후속 생산 공정에서 광섬유의 피그테일 형태는 작업에 불편을 가져올 것이며 사용자 경험도 상대적으로 열악합니다. 따라서 Intel은 USB 인터페이스에 쉽게 삽입할 수 있는 유사한 USB 인터페이스 플러그형 광 커넥터를 개발하여 위의 문제점을 해결하기를 희망합니다. CPO 모듈은 아래 그림과 같습니다.

인텔은 유리 광학 브리지 솔루션을 제안했습니다. 울트라 펄스 레이저 직접 쓰기를 기반으로 초단파 펄스의 빛이 유리 칩의 특정 깊이에 집중되어 국부 유리의 광학 특성을 변경한 다음 3차원 광 도파로를 처리하여 전송 손실이 0.2dB/cm. 또한 위치 정렬에 사용되는 미세 기계 구조의 유리 가공도 가능합니다. 인텔의 유리 광 브리지 솔루션은 아래 그림에 나와 있습니다. 여기서 광 도파관이 포함된 유리는 실리콘 기반 광 칩을 외부 광 커넥터에 연결하는 광 브리지 역할을 합니다. 그림의 PIC에서 출력되는 1*16 에지 커플러는 2D 유리 광 도파관을 통해 8×3 유리 광 도파관 출력으로 변환될 수 있습니다. 이 유리 브리지에는 정렬을 위한 기계적 구조도 가공되어 있으며, 이는 아래 그림의 중간 정렬 기능과 미세 정렬 기능에 해당합니다. 일반적인 유리 광학 브리지의 크기는 8.6mm*10mm*0.8mm입니다.

실리콘 광칩에 V-groove 구조를 가공하고, 유리 브리지에 원통형 범프 구조를 가공하여 아래 그림과 같이 패시브 조립을 통해 V-groove에 직접 붙일 수 있습니다.

원통형 돌출부의 역할은 광섬유를 모방하는 데 사용되며 설계 반경은 62.5um이고 실제 처리 편차는 ± 0.084um입니다(4피스 웨이퍼의 테스트 샘플, 각 웨이퍼에는 48개의 다이 조각이 포함되어 있습니다. 아래 그림과 같이 16채널 테스트 구조에서 다이가 작동합니다.

또한 Intel은 유리 브리징을 통해 PIC와 광섬유의 결합 손실을 특성화했으며 세 가지 구조 세트의 평균 결합 손실은 각각 1.19dB, 1.59dB 및 1.45dB였습니다. 테스트 결과는 아래 그림에 나와 있으며 전체 평균 결합 손실은 1.41dB입니다. PIC에서 광브리징까지의 손실은 0.4dB이었고, 광섬유에서 광브리징까지의 손실은 약 0.6dB이었다. 기계 구조의 처리 오류로 인해 일부 추가 손실이 발생합니다.

광학 브리지와 PIC를 함께 조립한 후에는 광섬유 어레이 장치 커넥터(FAU라고 함)를 개발하여 이를 연결해야 하며 그 구조는 아래 그림과 같습니다. 파이버 어레이 고정 장치는 기계적 미세 구조를 통해 광학 브리지에 연결될 수 있습니다.

이 FAU 광 커넥터에는 광섬유 지지 및 기계적 정렬을 위한 광섬유 클램프, 클램프 브래킷, 래치 스프링, 전체 커넥터 쉘, 고정을 위해 래치와 쌍을 이루는 광학 브리지의 소켓 등 5가지 주요 구성 요소가 포함되어 있습니다. 전체 플러그형 광 커넥터의 구조적 분석은 아래 그림에 나와 있습니다. 광섬유 클램프도 레이저 직접 쓰기로 가공되며 정렬을 위한 기계적 미세 구조와 섬유 정렬을 위한 구멍이 포함되어 있으며 섬유 정렬 구멍의 공차는 ±0.5um입니다.

커넥터를 사용하는 동안 먼저 페룰 홀더를 광학 브리지의 대략 정렬 구조에 삽입하고 기계적 미세 구조를 활용하여 미세 정렬을 달성합니다. 전체 페어링 프로세스는 아래 그림에 나와 있습니다. 최종 광 브리지와 FAU 커넥터 사이에는 약 10um의 간격이 유지되며, 두 인터페이스 모두 후면 반사를 최소화하기 위해 8도 기울어지도록 설계되었습니다.

래칭 스프링은 광 커넥터와 유리 브리지 사이의 효과적이고 긴밀한 연결을 보장하도록 설계되었습니다. 커넥터가 광학 브리지에 삽입되면 스프링이 돌출되어 안쪽으로 밀려납니다. 걸쇠가 소켓과 성공적으로 일치하면 다음 그림과 같이 스프링이 외부로 풀려 두 개가 효과적으로 부착되었는지 확인합니다.

커넥터의 평균 광손실은 0.33dB이며, 테스트 결과는 아래와 같습니다.

요약하자면, 인텔은 레이저 직접 쓰기 기술로 유리의 1.41차원 광 도파관과 기계적 미세 구조를 가공하여 실리콘 광 칩과 연결되는 유리 광 브리지를 형성했습니다. 플러그형 광 커넥터의 경우 레이저 쓰기 기술을 사용하여 광섬유 클램프 및 기계적 미세 구조를 처리합니다. 광 커넥터와 광 브리지의 기계적 미세 구조는 플러그형 광 커넥터의 기능을 실현하기 위해 정렬되고 쌍을 이룹니다. 전체 솔루션 디자인은 매우 독창적입니다. 솔루션 단일 끝의 광 손실은 0.33dB(광 커넥터->광 브리지->실리콘 광 칩)인 반면 커넥터의 광 손실은 XNUMXdB(광 커넥터->광 브리지)로 에지 커플러 지수의 일반적인 성능. 이 플러그형 광 커넥터를 사용하면 실리콘 광 칩을 먼저 테스트할 수 있으며 패키징을 위해 양호한 다이를 스크리닝할 수 있으므로 패키징 비용이 절감되고 CPO 모듈의 수율이 크게 향상되며 CPO/광학의 어려운 문제를 해결할 수 있습니다. IO 기술 착륙.