シリコン フォトニクスに対する NVIDIA の見解

現在、AI モデルと計算が爆発的に増加しているため、複数の GPU での並列処理が必要となり、GPU 間のインターフェイス帯域幅の増加につながっています。 NVIDIA は、AI 光学モジュール市場で最も直接的なユーザーです。統合フォトニクスに対するいくつかの要件と見通しを提示しています。低コスト < 0.25/Gbps、低消費電力 < 1.5pJ/b、長距離伝送 > 500m、単一ファイバ高帯域幅 > 0.8Tbps、小型サイズ > 0.5Tbps/です。 mm2、および高い信頼性 < 100 FIT。次の図は、3D パッケージングを使用した統合フォトニクスのアーキテクチャ図です。各 IO は光伝送を使用し、電気チップは光チップ上で反転され、光チップ、GPU、HBM、スイッチが同じインターポーザー上にパッケージ化され、インターポーザーを介して通信します。

統合フォトニクスのアーキテクチャ図

このような高密度統合システムでは、MRMベースの DWDM リンク。これは主に、単一チャネルで 25～50Gbps の伝送が実現できること、単一チップの消費電力が 1pJ/ビット未満であること、平均単一チャネル面積が 50umx50um と小さいこと、高密度統合により大容量を実現できることなどの考慮事項に基づいています。

MRM ベースの DWDM システムの主な課題は、シリコン フォトニクス デバイスのパフォーマンス、多波長レーザー、統合パッケージング、熱管理と制御にあります。

• MRM

DWDM システムで最初に解決すべきことは、チャネル クロストークです。ローレンツ フィルターのスペクトルは他のチャネルにテールがありますが、フォトダイオードやその他のコンポーネントは広帯域であり、波長選択性がありません。したがって、システムでは、送信側の隣接チャネルの変調の影響、受信側のデマルチプレクサの隣接チャネルクロストーク、隣接リング変調によるマルチパス干渉ISIによりクロストークが発生します。 MRM には通常、バランスの取れた損失と変調帯域幅が必要です。 Q が低いと帯域幅が増加するだけでなく、XT も増加します。したがって、チャネル間隔を広げるか、高次のリング フィルターを使用することによって、この影響を軽減できます。

•  レーザ

通常、各光ファイバーには 8 ～ 16 のチャネルがあり、対応する波長が必要です。各ファイバー結合光学レーザーの出力パワーは約 5mW です。結合損失、受動デバイス損失、電力消費を考慮すると、効率は約 10%、2 pJ/b に相当します。レーザーのチャネル間隔は 100 ～ 200 GHz で、温度によるドリフトは ± 5 ～ 10% であり、低コストと低ノイズの両方が考慮されています。レーザーには現在以下の種類があり、どれを採用するかは各社の能力によって異なります。

レーザーの形態

• 2.5Dパッケージ

結合グレーティング、大きな結合許容差、低いスペクトル帯域幅、1 ～ 2dB の損失、通常 127 ～ 250um の間隔をテストしてチップ上にパッケージ化できます。

端面結合。より高い結合精度、高いスペクトル帯域幅、追加の製造補助 (V 溝、メタ マテリアル) が必要です。

上記の解決策はどちらも許容可能ですが、機械的に堅牢である必要があります。最適なプロセスを実現するには、独立した EIC/PIC を使用するのが最善です。 EIC は PIC 上にあり、PIC は TSV を使用して EIC とインターポーザ通信を接続します。主なことは、構造全体の熱管理です。

• 熱シミュレーション

シリコン フォトニクス チップのデバイスのパフォーマンスは熱に敏感であり、ASIC および EIC チップは高熱を発生します。以下の図は、ASIC 電力がチップ上で均等に分散され、EIC 電力が一定で、熱流温度が ASIC から PIC および EIC に直接変化するシミュレーション図です。 PIC と ASIC にプラスチックを直接追加することで、良好な絶縁が実現され、温度上昇は 10K を超えません。モニタリング膜を介したオンチップ MRM と隣接 MRM の温度変化は、それぞれ 11 K と 0.7 K です。