800 Gbit/s光トランシーバの応用

市場予測と応用シナリオ

4K バーチャル リアリティ (VR)、モノのインターネット、クラウド コンピューティングなどの新しいサービスの出現により、ネットワーク帯域幅、同時実行性、リアルタイム パフォーマンスに対する要件が高まっています。Omdia の予測によると、今後数年間は帯域幅の需要が増加し続けるため、100、200、400 Gbit/s の光トランシーバーが依然として最大の市場シェアを占めるものの、800 年には 2025 Gbit/s の光トランシーバーが大規模に導入される見込みです。

図1: 800GEネットワークアーキテクチャ図

図1に示すように、800GEネットワーク構造によれば、トップオブラックスイッチ（TOR）からリーフスイッチまでの接続距離は、最短で数十メートル、最長で数百メートルになることがあります。この接続部分については、大手インターネット企業は通常100Gbit/sの接続技術を採用しており、200年以降、400Gbit/sまたは2021Gbit/sの技術に徐々にアップグレードしています。一部の大手企業は、800年に2023Gbit/s技術の試験を開始しました。リーフからスパインスイッチへの接続、またはスパインスイッチからコアルータへの接続は、キャンパス内または隣接するキャンパス間の相互接続の問題を解決する可能性があります。接続距離は2km、さらには10kmに達することもあります。インターフェース速度は、100年から200Gbit/sから400Gbit/sまたは2021Gbit/sに段階的にアップグレードされました。データセンター相互接続（DCI）は、一般的に、負荷分散または災害復旧バックアップのために複数の隣接するデータセンターを接続することを指します。接続距離は数十キロメートルにも及ぶことがあります。このような長距離では、光ファイバーリソースが比較的貴重であるため、光ファイバーリソースを可能な限り再利用するために、主に高密度波長分割多重とコヒーレント通信が使用されます。800Gbit/s光トランシーバーのアプリケーションシナリオは、SR（100mシナリオ）、DR/FR/LR（500m/2km/10kmシナリオ）、およびER/ZR（40km/80kmシナリオ）に分類されます。

テクニカルソリューション

プログラムの概要

800 Gbit/s 技術ソリューションの進化には 3 世代が含まれます。第 8 世代は 8 光 8 電気ソリューションです。光インターフェイスは 100×8 Gbit/s、電気インターフェイスは 100×2021 Gbit/s で、商用化時期は 4 年です。第 8 世代は 4 光 200 電気ソリューションです。光インターフェイスは 8×100 Gbit/s、電気インターフェイスは 2024×4 Gbit/s で、4 年に商用化されます。第 4 世代は 200 光 8 電気ソリューションです。光インターフェイスは 100×2026 Gbit/s、電気インターフェイスは 5×200 Gbit/s で、3 年に商用化される予定です。長期的には (200 年以内)、光/電気シングルチャネル XNUMX Gbit/s テクノロジが普及します。短期的には（XNUMX年以内）、シングルチャネルXNUMXGbit/s光電子チップデバイスとイコライゼーション技術はまだ成熟していないため、業界は関連する技術的ボトルネックを打破するのにまだ時間が必要です。

電気インターフェースとパッケージ

100 Gbit/s 直接変調および直接検出光トランシーバの開発から、電気インターフェースの単一チャネル速度が光インターフェースの単一チャネル速度と同じである場合、光トランシーバのアーキテクチャは低消費電力と低コストの利点を備えた最適な状態に達することがわかります。単一チャネル 100 Gbit/s 電気インターフェースは、8×100 Gbit/s 光トランシーバの理想的な電気インターフェースになり、単一チャネル 200 Gbit/s 電気インターフェースは、4×200 Gbit/s 光トランシーバの理想的な電気インターフェースになります。パッケージングの点では、800 Gbit/s 光トランシーバは、倍密度クアッド スモール フォーム ファクタ プラガブル (QSFPDD800) やオクタル スモール フォーム ファクタ プラガブル (OSFP) などのさまざまな形式で存在する可能性があります。モジュール内の配線やコネクタの損失などの要因により、200 Gbit/s 電気インターフェースに基づくプラグ可能な光トランシーバーは、依然として多くの課題に直面しています。

光インターフェース

図 800 に示すように、2 Gbit/s 光トランシーバの光インターフェイス アーキテクチャには主に 1 つのタイプがあります。(8) 100×4 Gbit/s 4 レベル パルス振幅変調 (PAM4) 光トランシーバ: PAM53 トランシーバは 8 Gbd で動作し、8 組のデジタル/アナログ コンバーター (DAC) とアナログ/デジタル コンバーター (ADC)、8 個のレーザー、1 組の光トランシーバー、および 8 組の 2 チャネル粗波長分割多重化装置 (CWDM) またはイーサネット チャネル ベースの波長分割多重化 (LAN-WDM) (ファイバー分散損失によって異なります) マルチプレクサとデマルチプレクサ (SR/DR アプリケーション シナリオには必要ありません) を使用します。 (4) 200×4 Gbit/s PAM4 光トランシーバー: PAM106 トランシーバーは、4 組の DAC と ADC、4 組の光トランシーバー (レーザー 4 個を含む)、および 1 組の 4 チャネル CWDM または LAN-WDM (ファイバー分散損失による) マルチプレクサとデマルチプレクサ (SR/DR アプリケーション シナリオには必要ありません) を使用して、3 Gbd で動作します。 (800) 128 Gbit/s コヒーレント光モジュール: デュアル偏波 16 直交振幅変調 (4QAM) で 1 Gbd で動作します。1 組の DAC と ADC、XNUMX 個のレーザー、および XNUMX 組の光トランシーバーを使用し、データ センターのコヒーレント光モジュールで固定波長レーザーを使用できるようにして、コストと消費電力を削減します。

図2: 800Gbit/s光トランシーバのXNUMXつの光インタフェースアーキテクチャ

8×100 Gbit/s直接調整および直接検査ソリューションは、既存の技術アーキテクチャを利用できます。関連する技術と標準は比較的成熟しており、サプライチェーンも比較的完成しています。 SRシナリオでは、垂直共振器面発光レーザー（VCSEL）100 Gbit/s技術が課題に直面しています。マルチモードソリューションのパフォーマンスを向上させ、マルチモード光ファイバーのコストを削減することが、この技術の継続的な進化の重要な要素になります。 シリコンフォトニクス（SiPh）と直接変調レーザー（DML）に代表されるシングルモード技術は急速に発展しています。その中でも、SiPh技術はより急速に発展しており、将来的には伝送距離が100m以下のアプリケーションシナリオでマルチモードソリューションと競合すると予想されています。 DR / FRシナリオでは、電界吸収変調レーザー（EML）、DML、SiPhのXNUMXつのソリューションがあります。

LRシーンでは、粗波長分割多重（CWDM）、LAN波長分割多重（LWDM）、狭帯域LAN波長分割多重（nLWDM）に基づく800 Gbit/s LR8方式があり、これらはまだ研究段階にあります。波長選択の点では、Oバンドエッジ波長の分散が大きいため、分散ペナルティの点ではLWDM8がCWDM8より優れています。現在、10 km以上の距離の直接調整および直接検査ソリューションは、主に「最悪のケース」の分散と狭い分散許容値のマッチングという課題に直面しています。

新しい波長システムを構築し、マルチチャネル波長範囲を圧縮すると、最悪の場合の分散をそれに応じて狭めることができ、それによってデジタル信号処理（DSP）設計が簡素化され、理論的な消費電力が削減されます。たとえば、8×100 Gbit/sPAM4直接変調および直接検出ソリューションの分散制限距離は、10 GHz間隔のLWDMソリューションを採用した場合、約800 kmです。400 GHz間隔のnLWDMソリューションを採用すると、分散制限距離を20 kmまで延長できます。200 GHz間隔のnLWDMソリューションを採用すると、分散制限距離をさらに40 kmまで延長できます。同時に、ゼロ分散点の分布またはドリフト範囲を圧縮し、対応する分散範囲を縮小することも解決策のXNUMXつです。ただし、異なるメーカーの光ファイバ製品のゼロ分散点の分布は均一ではないため、大規模な圧縮を実現することは依然として困難です。

4×200 Gbit/s 直接変調および直接検出ソリューションの場合、シングルチャネル 200 Gbit/s は引き続き PAM4 変調コード タイプを使用し、比較的成熟した PAM4 産業インフラストラクチャを活用できます (ただし、新しい変調コード タイプの可能性は排除されません)。4×200 Gbit/s DR および FR アプリケーション シナリオでは、現在、4 チャネル シングル モード パラレル (PSM4) と CWDM4 の XNUMX つの技術ソリューションがあります。

これら 800 つのソリューションは依然として多くの課題に直面しており、さらなる研究が必要です。LR アプリケーション シナリオには、CWDM、LWDM、nLWDM に基づく 4 Gbit/s LR800 ソリューションがあります。これらのソリューションはまだ研究と議論の段階にあり、高帯域幅の光電子チップ デバイス、より強力なイコライゼーション テクノロジ、および前方誤り訂正 (FEC) が必要であり、訂正されたビット エラー レート (BER) を保証します。800 Gbit/s コヒーレント光モジュールのデバイス帯域幅は大幅に改善する必要があり、帯域幅を 96 ステップで 128 倍にすることは困難です。16 GBd デバイスに基づく 800 Gbit/s コヒーレント光モジュールは、より高次の変調コード タイプを採用する必要があります。この方法には、光信号対雑音比 (OSNR) が低い、伝送距離とアプリケーション シナリオが限られているなどの欠点があります。XNUMX GBd ベースのデュアル偏波 (DP)-XNUMXQAM コヒーレント光モジュールは、OSNR と伝送容量が優れており、XNUMX Gbit/s コヒーレントの主流の実装ソリューションになります。

FEC

FEC は一般に、エンドツーエンド FEC、ネストされたカスケード FEC、セグメント化された FEC の 8 つのカテゴリに分類されます。業界では、エンドツーエンド KP100 FEC によって、40 km の伝送距離内で 4×40 Gbit/s の直接変調および直接検出ソリューションを適用できると一般に考えられています。伝送距離が XNUMX km の場合は、より強力な FEC を使用できます。

4×200 Gbit/s 直接変調および直接検出ソリューションは、速度が速いため、新しい BER 標準、新しい FEC コーディング方式、およびより複雑なイコライザーの導入が必要です。IEEE 802.3 B400G SG (Institute of Electrical and Electronics Engineers 802.3 Post-400 Gbit/s Study Group) および 800G Pluggable MSA (800 Gbit/s Pluggable Multi-Source Agreement) ワーキング グループでは、関連する議論が開始されています。カスケード方式は、4×200 Gbit/s 直接変調および直接検出ソリューションの新しい方法になる可能性があります。このアプローチは、KP4 FEC を維持し、メイン チップに新しい FEC を統合するための追加コストを回避するだけでなく、光トランシーバーの軽量で実装しやすい FEC を通じて光リンクに追加の保護を提供し、デコードによって発生する電力消費と遅延を削減します。誤り訂正性能の面では、KP4+BCH（144,136）などのさまざまなカスケード内部コードは、訂正前のビット誤り率範囲が1〜13E-1であることに基づいて、訂正後の範囲を2E-3未満に減らすことができます。同時に、現在、800Gbit/sに対する最も強い需要は、OTT（インターネット事業者）データセンターと高性能コンピューティングのシナリオから来ています。これらのシナリオでは、遅延感度に対する要件が厳しくなっています。低遅延FECアルゴリズムは、800Gbit/sのコア需要のXNUMXつになっています。

800 Gbit/sコヒーレンスには、800 Gbit/sLRと800 Gbit/s ZRが含まれます。したがって、さまざまなアプリケーションシナリオに合わせてFECアルゴリズムを設計する必要があります。(1) 800LRシナリオでは、レイテンシと消費電力に対する要件が高い10 kmのキャンパスネットワークが必要です。現在、ソリューションには、KP4 + eHamming / eBCHカスケード、空間結合コードFEC（XR-FEC）、クラスター化FEC（CFEC）、ジッパー、軽量オープンFEC（OFEC）などがあります。その中でも、カスケードソリューションは、4×200 Gbit/s直接変調および直接検出カスケードソリューションと共通点があります。2つのパス間の接続により、メインチップの複雑さをさらに軽減できます。(800) 400ZRシナリオは主にDCIで使用され、光インターネットワーキングフォーラム（OIF）800ZR標準の継続です。 16ZR は DP-XNUMXQAM 変調形式を使用しますが、これは CFEC 機能に一定の課題をもたらします。マルチレベル コーディング (MLC) や OFEC などのより強力なエラー訂正機能を備えた FEC ソリューションが必要になる場合があります。

イコライゼーションテクノロジー

200 Gbit/sのシングルチャネルデータ伝送速度を実現するには、200 Gbit/s SerDes、帯域幅が50 GHzを超える光チップやデバイスなど、光電子チップの性能向上が必要です。現在の技術研究レポートによると、帯域幅が50 GHzを超える光チップは比較的簡単に実現できます。帯域幅を向上させながら、他の指標の最適なパフォーマンスを確保する方法が重要な検討ポイントです。現在、ドライバーとTIAの電気チップの帯域幅は速度要件を満たすことができず、バランス調整機能も必要です。これらの電子チップは、独自の帯域幅を向上させながら、システムレベルの信号最適化効果を実現する必要があります。効率的なイコライゼーション技術は、光電子デバイスの帯域幅に対するシステムの要件を大幅に緩和することができます。

一般的なイコライゼーション技術には、フィードフォワードイコライゼーション（FFE）、判定フィードバックイコライゼーション（DFE）、および最大尤度シーケンスイコライゼーション（MLSE）が含まれます。その中でも、FFEは実装が簡単なため、SerDesシステムや光信号DSP（oDSP）チップで広く使用されています。シングルチャネル200Gbit/sの光電子デバイス帯域幅の需要を軽減するために、一方では、送信機でFFEプリイコライゼーション技術を使用して送信機デバイスの帯域幅を補正することができます。他方では、oDSPでより強力なイコライゼーション技術を適用して、帯域幅制限によるシステムパフォーマンスの低下の影響を軽減することができます。単一波長5Gbit/s規格で使用される100タップFFEイコライゼーションの場合、レートが200Gbit/sに増加すると、FFEタップの数が増加します。より高性能な MLSE イコライゼーション アルゴリズムもソリューションとして使用できますが、MLSE の実装はより複雑で、大量の計算が必要になるため、oDSP の電力消費が増加します。