Disposition d'Intel pour l'intégration photonique

En 2022, Intel a annoncé à l'OFC les progrès de ses dispositifs de base et sa future configuration dans le domaine de la photonique sur silicium, et a également annoncé ses produits photoniques sur silicium 400G DR4 et 800G 2xFR4. L'image ci-dessous montre la disposition d'Intel pour l'intégration photonique. Celui de gauche est le module enfichable sur panneau traditionnel. Celui du milieu est le module de commutation optique CPO qu'Intel a présenté en 2020, avec un débit d'interface de 1.6 Tbps. Celui de droite est la future IO optique, avec un débit d'interface de 4-64 Tbps. À l’heure actuelle, les puces optoélectroniques sont largement intégrées, ainsi que les lasers. La tendance générale est à une densité plus élevée, une plus grande capacité et une consommation d’énergie plus faible.

L'image ci-dessous représente le module de commutation optique CPO présenté par Intel en 2020. La demande de croissance de la bande passante est une exigence rigide et la consommation d'énergie pousse les dispositifs optiques vers des solutions d'intégration ASIC. Étant donné que la commutation optique de grande capacité de 51 Tbit/s est en cours de développement dans un délai limité, le CPO sera la solution privilégiée. Le schéma ci-dessous est un sous-module CPO de 1.6 Tpbs. Il est basé sur un packaging 2.5D, une intégration hybride de PIC et EIC et une technologie d'alignement passif basée sur SSC et V-grooves pour réaliser une conversion d'interface optique. La densité de bande passante multipliée par 40 apporte une amélioration de > 30 % de l'efficacité énergétique.

Le module de commutation optique CPO présenté par Intel en 2020

La structure du PIC 1.6 Tpbs est illustrée dans la figure ci-dessous. Le parcours du guide d'ondes est > 30 cm, > 600 électrodes et 4 capteurs de température. Il comprend:

Laser: 16*2 canaux basés sur son propre laser hybride intégré ; chaque canal dispose de deux lasers de secours pour améliorer la fiabilité du système x.

Commutateur optique de sélection laser : 16 structures MZI 2×1 basées sur des éléments chauffants

Modulateurs micro-anneaux photoniques au silicium : 16 modulateurs micro-anneaux photoniques au silicium avec réglage thermique intégré pouvant atteindre une modulation PAM106 de 4 Gbit/s.

DPM : 48 PD Germanium, chacun prenant en charge les signaux de modulation PAM106 de 4 Gbit/s.

Technologie d'alignement passif : 16 rainures en V intégrées et structure SSC.

L'image ci-dessous représente sa plate-forme PIC-EIC, qui comprend tous les dispositifs actifs, les dispositifs passifs et les structures de puces électriques.

Plateforme PIC-EIC

SOA-on-chip est sa technologie unique qui peut atteindre une puissance de sortie de 100 mW (20 dBm) à l'intérieur du guide d'ondes avec une perte minimale, comme le montre la figure ci-dessous.

Technologie SOA

Le laser est basé sur les lasers DFB hybrides III/V-Si. Le diagramme de structure est présenté ci-dessous. Il peut fonctionner de 0 à 150 degrés, il peut donc supporter un refroidissement non refroidi. La puissance optique est de 25 mW à 80 C à 100 mA, un faible RIN <-155 dB/Hz et un SMSR élevé > 40 dB.

Diagramme de structure du laser

Le modulateur à micro-anneau adopte une structure PNJ dopée de type L, avec une efficacité de modulation élevée (le chevauchement et le dopage sont optimisés) <0.55 Vcm à 1310 nm, une taille extrêmement petite <20 um et une bande passante élevée de 50 GHz EO BW (faible résistance en série et parasites). capacitance).

Modulateur micro-anneau

La figure ci-dessous est un diagramme oculaire de son modulateur micro-anneau NRZ de 128 Gb/s avec Vpp=0.8V, ER=3.8dB, ce qui était le taux de modulation le plus élevé possible à l'époque.

Diagramme oculaire du modulateur à micro-anneaux

Le plus gros problème du modulateur à micro-anneaux est la dérive de la longueur d'onde centrale. Un type de dérive est provoqué par des changements environnementaux dans le travail réel, auxquels Intel doit faire face avec sa propre technologie de surveillance et ses propres méthodes de compensation. L’autre type est la dérive de la longueur d’onde centrale provoquée lors de l’ingénierie des procédés. Intel possède sa propre technologie de découpage unique, comme le montre la figure ci-dessous. Pendant le processus de fabrication, un dopage Ge est effectué pour compenser en fonction de la longueur d'onde offréglé, et finalement un contrôle au niveau de la tranche de ± 32 pm peut être obtenu, ce qui réduit considérablement la consommation d'énergie du réglage de la longueur d'onde.

Technologie de coupe

Pour l'E/S optique de cinquième génération, Intel a également réalisé des déploiements capables de réaliser une transmission bidirectionnelle de 8 To/sde, notamment une fibre unique NRZ à 8 ondes de 64 Gbit/s, 8 émetteurs et 8 récepteurs, des lasers sur puce hautes performances et SOA, un haut débit. modulateurs à micro-anneaux, Ge PD à grande vitesse et technologie d'alignement passif de fibre à rainures en V. La figure ci-dessous montre un réseau DFB multiplexé à 8 ondes espacées de 200 GHz.

Réseau DFB multiplexé à 8 ondes avec espacement de 200 GHz

La figure ci-dessous représente les perspectives d'Intel sur les futures E/S optiques. La structure de packaging 3D des puces intégrées hybrides est une tendance inévitable. Comme le montre la figure ci-dessous, le PIC est inversé sur l'EIC, et la puce EIC et la puce informatique XPU sont interconnectées sur le substrat via EMIB. La consommation électrique cible est de 3pJ/bit et chaque fibre optique transmet 1 Tbps sur une distance >100 m avec une latence < 10 ns.

Perspectives d'Intel sur les futures E/S optiques

En résumé, sur la base de l'IP de base, Intel a progressivement réalisé des émetteurs-récepteurs photoniques en silicium 800G, CPO et Optical IO. Nous pouvons dire que CPO et Optical IO peuvent tirer pleinement parti des avantages des puces photoniques au silicium en termes d'intégration et de consommation d'énergie, résoudre les problèmes liés à la bande passante des puces, et la structure d'emballage 3D des puces intégrées hybrides pourrait être le véritable domaine. d'application de la photonique III-V et du silicium.