Das Zeitalter der optischen KI-Kommunikation: Drei große Branchenveränderungen für CPO

Co-Packaged Optics (CPO) ist eine neue Art optoelektronischer Integrationstechnologie. CPO basiert auf fortschrittlicher Verpackungstechnologie und integriert optische Transceivermodule und ASIC-Chips (Application-Specific Integrated Circuit) in einem einzigen Paket, um ein Mikrosystem mit spezifischen Funktionen zu bilden.

Die CPO-Technologie verkürzt die elektrische Verbindungslänge zwischen optischem Signaleingang und Recheneinheiten noch weiter. Dadurch wird nicht nur die Verbindungsdichte zwischen optischen Modulen und ASIC-Chips erhöht, sondern auch der Stromverbrauch gesenkt. Sie ist eine wichtige technische Lösung für das Problem der Hochgeschwindigkeitsübertragung großer Datenmengen bei der zukünftigen Verarbeitung großer Datenmengen.

Laut Cisco-Daten hat sich die Netzwerk-Switching-Bandbreite globaler Rechenzentren von 2010 bis 2022 um das 80-fache erhöht. Der Kompromiss war jedoch ein 8-facher Anstieg des Stromverbrauchs der Switching-Chips, ein 26-facher Anstieg des Stromverbrauchs optischer Module und ein 25-facher Anstieg des Stromverbrauchs von SerDes (Serializer/Deserializer) in Switching-Chips. Da optische Schnittstellen auf analog-digitaler hybrider SerDes-Technologie basieren, entwickelt sich ihre Energieeffizienz langsamer als die des ASIC-Teils. Die Kosten pro Bit und die Stromverbrauchsreduzierungsrate optischer Schnittstellen hinken denen von Switch-ASICs weit hinterher. Um den Stromverbrauch weiter zu senken, ist es notwendig, die Distanz der SerDes zu verkürzen oder die Anzahl der SerDes zu reduzieren. Daher sind in optischen Verbindungssystemarchitekturen neue Technologien wie OBO (On-Board Optics), NPO (Near-Packaged Optics) und CPO entstanden.

Die wichtigsten Branchenveränderungen für CPO im Zeitalter der optischen KI-Kommunikation

Beschleunigte Entwicklung der Silizium-Photonik-Technologie; kontinuierliche Weiterentwicklung von CPO-Silizium-Photonik-Engines

Als Kerntechnologie von CPO entwickeln sich Silizium-Photonik-Engines im Zeitalter der optischen KI-Kommunikation schnell weiter. Die Silizium-Photonik-Technologie ist eine ideale Plattform für die Integration von Photonik und Mikroelektronik. In der heutigen Informationsgesellschaft, die durch „elektronische Datenverarbeitung und optische Übertragung“ gekennzeichnet ist, treten die technischen Engpässe der Mikroelektronik/Optoelektronik immer deutlicher zutage. Siliziumbasierte Optoelektronik, die mit dem ausgereiften CMOS-Mikroelektronikprozess kompatibel ist, wird voraussichtlich die beste Lösung für die Integration von Photonik und Mikroelektronik sein. Als Mainstream-Lösung für aktuelle CPO-Optik-Engines wird die Reife der Silizium-Photonik-Technologie voraussichtlich die Entwicklung von CPO weiter vorantreiben.

(1) Aus der Perspektive der Anwendungen der Siliziumphotonik-Technologie dient die Siliziumphotonik-Technologie als zugrunde liegende Technologie für Siliziumphotonik-Module, CPO und OIO-Optikmaschinen. Im Hochgeschwindigkeitszeitalter wird erwartet, dass der Ausbau der optischen Siliziumphotonik-Kommunikation die Reifung der Siliziumphotonik-Motortechnologie weiter vorantreibt.

Es wird erwartet, dass Siliziumphotonik als optische Kommunikationstechnologie in vollem Umfang von der Entwicklung von AIGC (AI-Generated Content) profitieren wird. Die Siliziumphotonik-Technologie in Rechenzentren, sei es auf der Chipseite (OIO), der Geräteseite (CPO), in optischen Modulen zwischen Geräten oder in der kohärenten optischen Kommunikation zwischen Rechenzentren, wird voraussichtlich weiterentwickelt.

• Im Hinblick auf das Entwicklungstempo der Siliziumphotonik treiben globale Unternehmen die Entwicklung der Siliziumphotonik-Technologie aktiv voran und verbessern so die Siliziumphotonik-Industriekette weiter.

Derzeit befindet sich die Siliziumphotonik-Technologiebranche noch in der Entwicklung, wobei die Industriekette allmählich Gestalt annimmt. Sie umfasst mittlerweile verschiedene Aspekte, darunter hochmoderne Forschungseinrichtungen, Anbieter von Designtools, Anbieter von Gerätechipmodulen, Gießereien, IT-Unternehmen, Hersteller von Systemgeräten und Benutzer. Um 2010 begann sich das Forschungssystem der Siliziumphotonik von der Führung akademischer Einrichtungen zur Führung durch Hersteller zu wandeln. Es gibt mehrere Hauptentwicklungsmodelle für die Siliziumphotonik-Technologie:

• Nationale Projektunterstützung: So starteten die Vereinigten Staaten 2014 die „National Photonics Initiative“, die die Gründung eines Instituts für integrierte Photonik finanzierte. Anschließend wurde 2015 das AIM Photonics Institute mit einer Investition von 610 Millionen US-Dollar gegründet, um die integrierte Photonikplattform zu standardisieren und verschiedene Segmente der Industriekette zusammenzuführen. Zu den weiteren globalen Forschungsprojekten und -institutionen gehört das EU-Forschungsprogramm zur Massenproduktion von Leti-Siliziumphotonikmodulen.
• Investitionen von IT-Giganten: Unternehmen wie Intel und IBM engagieren sich seit etwa 2003 in der Silizium-Photonik-Technologieforschung und tätigen langfristige und erhebliche Investitionen.
• Kleine Startups: Diese Unternehmen werden zunächst durch Risikokapital finanziert und später von größeren Unternehmen für nachhaltige Investitionen übernommen. Dies ist ein wichtiges Entwicklungsmodell für die Siliziumphotonik. Beispiele hierfür sind Acacia und SiFotonics.
• Aufstrebende Startups: Einige neu entstehende Startups tragen ebenfalls erheblich zur Entwicklung der Siliziumphotonik bei.

(3) Aus Sicht der Möglichkeiten der Siliziumphotonik-Industrie nimmt der Erfolg von Siliziumphotonik-Lösungen weiter zu, was Unternehmen eine günstige Gelegenheit bietet, in die CPO-Branche einzusteigen.

Die 25. China International Optoelectronic Exposition (CIOE 2024) fand vom 11. bis 13. September 2024 im Shenzhen International Convention and Exhibition Center statt. Angetrieben durch KI hat sich die schnelle Aufrüstung von optoelektronischen Chips und optischen Geräten/Maschinen hin zu optischen Modulen hin zu höheren Geschwindigkeiten beschleunigt. Gleichzeitig entwickeln sich neue Technologien wie Siliziumphotonik/CPO/Dünnschicht-Lithiumniobat/kohärente Optik kontinuierlich weiter. Unter ihnen haben die Reife und Marktaufmerksamkeit der Siliziumphotonik-Technologie deutlich zugenommen, und zahlreiche Unternehmen investieren in die Siliziumphotonik-Technologie.

Führende Hersteller setzen CPO aktiv ein und treiben damit die Branchenentwicklung voran

Führende Chiphersteller setzen aktiv CPO-Technologie, bringt kontinuierlich Silizium-Photonik-CPO-Prototypen auf den Markt. Große Chiphersteller wie Intel, Broadcom, Raonvus, AMD, Marvell und Cisco haben verschiedene CPO-Lösungen vorgestellt, die auf den jüngsten OFC-Messen CPO-Prototypen präsentierten, die eine höhere Schaltkapazität und einen geringeren Stromverbrauch erreichten. Unternehmen wie Nvidia und TSMC haben ebenfalls ihre CPO-Pläne vorgestellt. Wir glauben, dass einerseits die auf Silizium-Photonik-Engines basierende CPO-Technologie als Mainstream-Lösung wahrscheinlich von der Entwicklung der Silizium-Photonik-Technologie profitieren wird. Andererseits wird der Einstieg führender Hersteller voraussichtlich die Verbesserung und Entwicklung der CPO-Industriekette weiter beschleunigen.

Intel erforscht und entwickelt aktiv steckbare optische Module und Mikroringmodulatoren. Seit 2020 nutzt das Unternehmen seine Silizium-Photonik-Prozessplattform, um CPO-Systeme (Co-Packaged Optics) auf Basis von Mikroringmodulatoren zu bauen. Auf der Konferenz „OFC 2020“ stellte Intel seinen ersten CPO-Prototyp vor, der eine 1.6-Tbit/s-Silizium-Photonik-Engine mit einem programmierbaren 12.8-Tbit/s-Ethernet-Switch integriert und dabei auch das Wärmemanagement in seinem Architekturdesign berücksichtigt. Auf der IEEE ISSCC 2024 kündigte Intel die neuesten Fortschritte seiner CPO-Technologie an und erreichte eine Signalübertragungsrate von 4x64 Gb/s bei einem geringen Systemstromverbrauch von nur 1.3 pl/bit. Intel und Ayar Labs arbeiten schon seit vielen Jahren zusammen und präsentierten auf der Supercomputing 4-Konferenz die Einbettung von zwei 2023Tb/s TeraPHY OIO-Chiplets in Intel Agilex FPGAs, unterstützt von zwei SuperNova-Lichtquellen, die eine optische Hochgeschwindigkeitskommunikation mit 64 optischen Kanälen auf jedem Chiplet ermöglichen.

Broadcom stellte auf der Konferenz „OFC 2022“ seinen ersten CPO-Switch vor, der den 25.6-Tbit/s-Tomahawk4-Switch-Chip mit einer optischen Engine kombiniert. Im Jahr 2023 stellte Broadcom den Strata Tomahawk XGS5 vor, der eine Schaltkapazität von 51.2 Tbit/s bietet, nur 5.5 W Strom verbraucht und unterstützt 800Gbps Datenraten. Auf der Konferenz „OFC 2024“ gab Broadcom bekannt, dass es den ersten 51.2-Tbit/s-CPO-Ethernet-Switch der Branche, den Bailly, an Kunden ausgeliefert habe. Dieses Produkt integriert acht 6.4-Tbit/s-Silizium-Photonik-Optik-Engines mit dem StrataXGS Tomahawk5-Switch-Chip, wodurch der Stromverbrauch optischer Verbindungen um 70 % gesenkt und die Siliziumflächeneffizienz um das Achtfache erhöht wird.

Ranovus hat auf der Konferenz „OFC 2.0“ die analog gesteuerte CPO 2021-Architektur der Marke Odin vorgestellt. Diese in Zusammenarbeit mit IBM, TE und Senko entwickelte Architektur erreicht eine Reduzierung des Stromverbrauchs um 40 % und Kosteneinsparungen durch den Wegfall von Retiming-Funktionen und die Implementierung einer IC-effizienten Single-Chip-Lösung. Auf der „OFC 2023“ demonstrierte Ranovus die Kombination einer 800G-Direktantriebs-Siliziumphotonik-Engine mit AMDs FPGA-Chips.

Marvell präsentierte auf der Konferenz „OFC 1.6“ seinen ersten CPO-Prototypen mit einer Bandbreite von 2022 Tbit/s. Auf der „OFC 2023“ stellte Marvell einen 51.2 Tbit/s-Switching-Chip vor.

Cisco demonstrierte auf der „OFC 25.6“ einen 2023T Switch-Prototyp auf Basis der CPO-Technologie mit acht 3.2T Silizium-Photonik-Engines, die jeweils mit acht 400G-FR4 Silizium-Photonik-Chips, wobei jede optische Einheit eine Einzelkanalrate von 100 Gbit/s aufweist.

Nvidia entwickelt Siliziumphotonik-CPO. Auf der „2020 GTC“-Konferenz präsentierte Nvidia ein Systemarchitekturdiagramm, das GPUs und Switch-Chips über CPO verbindet, und arbeitet aktiv mit Unternehmen wie TSMC und Ayar Labs zusammen, um CPO-Technologie zu entwickeln.

TSMC begann 2017 mit der Zusammenarbeit mit Luxtera, um eine 12-Zoll-Silizium-Photonik-Prozessplattform auf 65-nm-Basis zu entwickeln. Anschließend führte TSMC fortschrittliche Verpackungen ein und brachte die COUPE1.0/2.0-Plattform auf den Markt. Der Entwicklungsplan sieht vor, bis 6.4 eine optische 2025-Tbit/s-Engine zu entwickeln.

TSMC hat die Einführung der COUPE-Plattform angekündigt. Auf dem North American Technology Symposium 2024 stellte TSMC seine Roadmap für die 3D-Optical-Engine vor und plant, optische Verbindungen mit bis zu 12.8 Tbps für von TSMC hergestellte Prozessoren bereitzustellen. Da Kupferkabel den wachsenden Bandbreitenanforderungen nicht gerecht werden können, wird die Siliziumphotonik zu einer entscheidenden Technologie für zukünftige Rechenzentren. Die Compact Universal Photonics Engine (COUPE) ist eine der bedeutendsten Errungenschaften auf dem Gebiet der Siliziumphotonik. Diese Technologie nutzt die SoIC-X-Verpackungstechnologie von TSMC und stapelt elektronische integrierte Schaltkreise (EIC) auf photonische integrierte Schaltkreise (PIC), um eine EIC-auf-PIC-Struktur zu bilden. Diese Struktur erreicht die niedrigste Impedanz an der Chip-zu-Chip-Schnittstelle, was zu maximaler Energieeffizienz führt. Darüber hinaus zeichnet sich COUPE durch ein kompaktes integriertes Design, Kompatibilität mit weiten Wellenlängen, effiziente optoelektronische Umwandlung, Skalierbarkeit und Flexibilität aus, wodurch es für verschiedene optische Verbindungsanwendungen geeignet ist und unterschiedlichen Anforderungen gerecht wird.

Derzeit befinden sich die optischen 3D-Engines von TSMC in der Entwicklungsphase. Dabei ist geplant, die Übertragungsgeschwindigkeiten schrittweise zu erhöhen und optische Verbindungen näher an die Prozessoren heranzuführen. Der COUPE-Entwicklungsplan umfasst drei Phasen, die sich jeweils auf die Erhöhung der Übertragungsraten und die Reduzierung des Stromverbrauchs konzentrieren:

1. 2025: Die 3D-Optik-Engine der ersten Generation von TSMC wird in OSFP-Steckgeräte integriert, die mit Geschwindigkeiten von 1.6 Tbit/s arbeiten und damit die maximale Geschwindigkeit aktueller kupferbasierter Ethernet-Lösungen verdoppeln. Die COUPE der ersten Generation zielt darauf ab, eine hohe Bandbreite zu erreichen und die Energieeffizienz zu verbessern – beides kritische Punkte in modernen Rechenzentren.
2. 2026: Die Silizium-Photonikprodukte der zweiten Generation von TSMC sollen COUPE in CoWoS-Verpackungen integrieren, wodurch eine gemeinsame Verpackung von Switch-Chips und optischen Geräten erreicht wird. Dies ermöglicht optische Verbindungen auf Motherboard-Ebene mit Geschwindigkeiten von bis zu 6.4 Tbit/s. Der Stromverbrauch der zweiten Generation wird voraussichtlich weniger als 50 % des Stromverbrauchs der ersten Generation betragen, und die Latenz wird voraussichtlich weniger als 10 % der ersten Generation betragen.
3. Dritte Generation: Ziel ist die Integration von COUPE in das Prozessorgehäuse. COUPE wird auf CoWoS Interposer betrieben und zielt auf eine Übertragungsrate von 12.8 Tbit/s ab, während die optischen Verbindungen näher an den Prozessor herangeführt werden. Diese Phase befindet sich noch in der Erkundungsphase und es gibt noch kein klares Veröffentlichungsdatum. TSMC möchte jedoch den Stromverbrauch und die Latenz weiter reduzieren.

KI-Ära und Nachfragewachstum bei High-Speed-Switches

Das KI-Zeitalter treibt die Nachfrage nach Hochgeschwindigkeits-Switches voran und unterstreicht die Vorteile von CPO-Lösungen. Da optische Verbindungen immer mehr in Racks und Computersysteme vordringen, entwickeln sich Switches – zentrale Netzwerkgeräte in optischen Kommunikationsnetzwerken – hin zu hoher Geschwindigkeit, mehreren Ports und geringem Stromverbrauch, um den wachsenden Anforderungen von KI-Clustern gerecht zu werden. Das KI-Zeitalter bietet eine bedeutende Marktchance für CPO-Lösungs-Switches.

Die Bandbreitenentwicklung der KI beschleunigt die Entwicklung der Verbindungsgeschwindigkeiten. Seit 2019 steht die globale Rechenzentrumsbranche im Mittelpunkt der Rechenleistung. Laut Cisco-Daten hat sich die globale Switching-Bandbreite von Rechenzentrumsnetzwerken von 80 bis 2010 um das 2022-fache erhöht. Die rasante Entwicklung von AIGC (Artificial Intelligence Generated Content) hat weitere Upgrades der Netzwerkarchitektur und Iterationen der GPU-Beschleunigung vorangetrieben und so die Nachfrage nach höherer Bandbreite zwischen Geräten erhöht. Da 2023 das Eröffnungsjahr der KI war, verdoppelten sich die Verbindungsgeschwindigkeiten in der Hälfte der Zeit. Die Entwicklung der Switch-Chips von Rechenzentren befindet sich nun in einer Phase, in der sich die Kapazität alle zwei Jahre verdoppelt. Es wird erwartet, dass bis 102.4 eine Kapazität von 2025 T erreicht wird, was 1.6 T optischen Ports entspricht.